基于FPGA的有限域NTT算法设计与实现

作     者：谢星 孙玲 黄新明 韩赛飞 XIE Xing;SUN Ling;HUANG Xinming;HAN Saifei

作者机构：南通大学杏林学院江苏南通226019 南通大学工程训练中心江苏南通226019 南通大学电子信息学院江苏南通226019 

基　　金：国家自然科学基金资助项目(61571246) 南通大学杏林学院自然科学基金(2016k132) 江苏省研究生科研与实践创新计划项目(KYCX17 1920) 

出 版 物：《现代电子技术》 (Modern Electronics Technique)

年 卷 期：2020年第43卷第9期

页      码：79-82页

摘      要：大数乘法是公钥加密系统中最为核心的模块,同时,也是RSA、全同态等加密方案里最耗时的模块,因此,快速实现大数乘法是急需解决的问题。64K点有限域NTT作为大数乘法器的关键组件,文中采用并行架构实现NTT的运算,运算中基本采用加法和移位操作,以保证实现大量的并行处理,提高了处理速度。该组件在Stratix-V FPGA上得到了实现,工作在123.78 MHz频率下,运行结果表明,在FPGA上的效率是CPU上运行速度的60倍。运行结果与GMP运算库进行比较,验证了有限域64K点NTT算法的正确性。

主 题 词：有限域NTT算法 FPGA平台 全同态加密 大数乘法 并行处理 运行速度比较 

学科分类：0839[0839] 08[工学] 

D　O　I：10.16652/j.issn.1004-373x.2020.09.019

馆 藏 号：203922851...