锁相环用CMOS鉴频鉴相器及电荷泵的实现

作     者：黄瑞 戴宇杰 卢桂章 

作者机构：南开大学机器人与信息自动化研究所天津300071 

基　　金：天津科技发展计划科技攻关SOC用锁相环IP的开发资助项目(043182111) 

出 版 物：《南开大学学报（自然科学版）》 (Acta Scientiarum Naturalium Universitatis Nankaiensis)

年 卷 期：2004年第37卷第4期

页      码：118-122页

摘      要：锁相环(PLL)是一个闭环相位自动控制系统,能够利用一个精确且稳定的频率产生一系列频率准确的信号,为系统内部的其它模块提供稳定的高频时钟.鉴相器是锁相环路中不可缺少的重要组成部分.为了改善传统鉴相器捕获范围小、捕获时间长的问题,本文介绍一种增加频率检测的鉴相器及电荷泵的设计方法.

主 题 词：CMOS 锁相环 电荷泵 鉴频鉴相器 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

核心收录：

D　O　I：10.3969/j.issn.0465-7942.2004.04.024

馆 藏 号：203931547...