BESIII主触发系统VME机箱快控制插件的设计

作     者：司孝平 赵棣新 刘振安 SI Xiao-ping;ZHAO Di-xin;LIU Zhen-an

作者机构：华北水利水电学院河南郑州450011 中科院高能所北京100039 

出 版 物：《佳木斯大学学报（自然科学版）》 (Journal of Jiamusi University：Natural Science Edition)

年 卷 期：2006年第24卷第2期

页      码：238-241页

摘      要：提出了“可预置计数限的计数逻辑”和“有暂停控制的双向计数器逻辑”,解决了VME总线主板所能处理的中断的频率与输入信号脉冲的频率不匹配的难题,消除了某些信号与系统时钟异步造成的准稳态;所设计的插件实现了VME总线程控流水线式发中断的功能.

主 题 词：VME总线 FPGA 仿真 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1008-1402.2006.02.026

馆 藏 号：203941003...