NCL电路并行处理结构研究

作     者：崔亚磊 戴紫彬 CUI Ya-lei;DAI Zi-bin

作者机构：解放军信息工程大学电子技术学院郑州450004 

出 版 物：《计算机工程与应用》 (Computer Engineering and Applications)

年 卷 期：2010年第46卷第1期

页      码：54-56,60页

摘      要：针对NCL电路数据编码方式的特点,提出了一种并行数据处理的NCL电路结构,通过同时对两路双轨编码数据流的并行处理,提前计算出下一个无效数据,缩短了无效数据维持时间。此结构应用到4×4乘法器的设计,采用COMS0.18μm工艺,乘法器在非流水模式下和2级流水模式下分别进行了综合、布局布线和仿真,与传统NCL4×4乘法器相比,无效数据维持时间分别缩短了32.9%和33.2%。

主 题 词：零约束逻辑电路 并行处理 异步电路 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3778/j.issn.1002-8331.2010.01.018

馆 藏 号：203948731...