数字芯片有效门限电压延时的分析及创新实验

作     者：谢佳明 金建辉 谢鹤龄 XIE Jia-ming;JIN Jian-hui;XIE He-ling

作者机构：昆明理工大学信息工程与自动化学院昆明650504 

基　　金：云南省教育厅科学研究基金项目(2019Y0035) 

出 版 物：《信息技术》 (Information Technology)

年 卷 期：2020年第44卷第8期

页      码：65-68,73页

摘      要：实际数字芯片中引起各管脚响应的电压存在差异,即各管脚的有效门限电压不一致,造成当同一信号同时输入芯片不同管脚时,各管脚响应不同步,后响应的相较于先响应的存在延时,这就是数字芯片有效门限电压延时。现有理论教材及仿真软件皆未考虑此类延时,但该客观存在的延时可简化电路设计及实现创新性实验。

主 题 词：数字芯片 有效门限电压 延时 

学科分类：080804[080804] 080805[080805] 0808[工学-自动化类] 08[工学] 

D　O　I：10.13274/j.cnki.hdzj.2020.08.013

馆 藏 号：203963211...