基于FPGA的卷积神经网络硬件加速器设计空间探索研究

作     者：郭谦 贺光辉 GUO Qian;HE Guang-hui

作者机构：上海交通大学电子信息与电气工程学院上海200240 

基　　金：上海航天联合基金(USCAST2019-28) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2020年第37卷第8期

页      码：66-71页

摘      要：为了解决基于FPGA的卷积神经网络硬件加速器资源分配的问题,提出一种基于细粒度流水线架构的设计空间探索方法.为了提高吞吐率,该方法主要使用了三种技术:1)通过对DSP进行多阶段分配,实现各级流水线平衡;2)利用可调节的中间值缓存,协调BRAM和DDR带宽资源;3)利用深度可分解卷积替换部分卷积层,减少网络整体计算量.为了验证提出的设计空间探索方法,在ZC-706FPGA上实现了YOLO2-tiny网络,结果表明与同类设计相比,本设计的吞吐率与能效比高,整体延时低.

主 题 词：卷积神经网络硬件加速器 设计空间探索 细粒度流水线 

学科分类：12[管理学] 1201[管理学-管理科学与工程类] 081104[081104] 08[工学] 0835[0835] 0811[工学-水利类] 0812[工学-测绘类] 

D　O　I：10.19304/j.cnki.issn1000-7180.2020.08.013

馆 藏 号：203966889...