面向移动终端的残差网络加速器设计

作     者：林秀男 钱慧 LIN Xiu-nan;QIAN Hui

作者机构：福州大学物理与信息工程学院福州350100 

基　　金：数字福建物联网工程应用实验室建设项目(82917002)资助 

出 版 物：《小型微型计算机系统》 (Journal of Chinese Computer Systems)

年 卷 期：2020年第41卷第8期

页      码：1713-1717页

摘      要：残差网络(Residual Network,Res Net)因在图像分类、对象检测等领域中表现出优异的成绩而被广泛应用.但是由于Res Net模型结构的高度不规则和复杂度,使得其在移动终端的部署仍是一个具有挑战性的工作.本文设计一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的残差网络硬件加速器.首先,采用k-means聚类算法对网络参数进行量化,降低参数的存储需求.其次,通过流水线和并行计算策略实现各计算单元的加速计算,并通过残差计算单元的复用降低对计算资源的需求.所提出的加速器能够有效地在Zynq-ZCU102上实现Res Net,其系统时钟可达到300MHz,延时为26.47ms,DSP占用率为60.4%,LUTRAM占用率为4%.

主 题 词：残差网络 FPGA 硬件加速器 流水线 并行化 

学科分类：08[工学] 0835[0835] 081202[081202] 0812[工学-测绘类] 

馆 藏 号：203969233...