一种低相噪频率综合器设计

作     者：冯成林 苏淑靖 FENG Chenglin;SU Shujing

作者机构：中北大学电子测试技术重点实验室山西太原030051 

基　　金：国家自然科学基金项目(51875534) 山西省“1331工程”重点学科建设项目 

出 版 物：《电子器件》 (Chinese Journal of Electron Devices)

年 卷 期：2020年第43卷第4期

页      码：903-908页

摘      要：针对军事、工业、通信等许多领域对高精度、高分辨率、低相噪频率综合器的需求,分析了影响频率综合器相噪特性的主要因素,设计了一种窄带锁相环滤波器,用于两级小数分频锁相环级联组成的频率综合器之间进行降噪,使前级锁相环相噪特性对后级锁相环恶化相噪特性的影响得到很好的抑制。该窄带锁相环滤波器采用4个不同频率低相噪VCXO切换作为后级锁相环的鉴相频率,使频率综合器输出信号频率与整数边界的距离大于后级锁相环环路带宽且尽可能的远,有效抑制了频率综合器输出信号中整数边界杂散(IBS)功率,改善了频率综合器的相噪性能。对频率综合器输出622.08 MHz(用于雷达)、1561.098 MHz(用于北斗)信号的相位噪声分别为:-96 dBc/Hz@100 Hz,-105 dBc/Hz@10 kHz和-91 dBc/Hz@100 Hz,-100 dBc/Hz@10 kHz。

主 题 词：滤波器 低噪声 低杂散 锁相环 PFD 

学科分类：0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1005-9490.2020.04.037

馆 藏 号：203969461...