基于FPGA的SRAM测试电路的设计与实现

作     者：田勇 孙晓凌 申华 TIAN Yong;SUN Xiaoling;SHEN Hua

作者机构：东北大学东软信息学院嵌入式系统工程系辽宁省大连市116023 

基　　金：大连市集成电路设计专项研发资金(大信发【2005】44号) 

出 版 物：《电子工程师》 (Electronic Engineer)

年 卷 期：2008年第34卷第12期

页      码：57-59页

摘      要：为了保证独立的SRAM模块或嵌入式SRAM模块功能的完整性与可靠性,必须对SRAM模块进行测试。介绍了一种基于Altera DE2开发板的面向字节的SRAM测试电路的设计与实现。测试算法采用分为字内和字间测试两部分的高故障覆盖率March C-算法;设计的测试电路可由标准的JTAG(联合测试工作组)接口进行控制。设计的测试电路可测试独立的SRAM模块或作为BIST(内建自测试)电路测试嵌入式SRAM模块。验证结果表明该SRAM测试系统是非常高效的。

主 题 词：SRAM(静态随机存储器) March C-算法 JTAG BIST 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1674-4888.2008.12.017

馆 藏 号：203978867...