一种数模混合SoC的系统级后仿真验证平台

作     者：胡小刚 赵琳娜 虞致国 魏敬和 顾晓峰 HU Xiaogang;ZHAO Linna;YU Zhiguo;WEI Jinghe;GU Xiaofeng

作者机构：江南大学电子工程系轻工过程先进控制教育部重点实验室江苏无锡214122 中国电子科技集团公司第五十八研究所江苏无锡214035 

基　　金：江苏省自然科学基金项目(BK20130156) 中央高校基本科研业务费专项资金项目(JUSRP1026 JUSRP51323B) 江苏省科技厅产学研联合创新资金项目(BY2013015-19) 江苏省六大人才高峰项目(DZXX-027) 江苏省普通高校研究生实践创新计划项目(SJZZ_0148) 

出 版 物：《电子器件》 (Chinese Journal of Electron Devices)

年 卷 期：2015年第38卷第4期

页      码：754-758页

摘      要：针对传统大规模数模混合So C后仿真验证过慢的问题,提出了一种数模混合SoC系统级后仿真验证平台。该平台充分利用主流EDA工具,在传统Verilog-cdl后仿真验证平台的基础上,将原本网表中耗时长的模块用Verilog模型替换,使用Verilog-cdl-Verilog仿真方法,明显加快了仿真速度。从验证环境搭建、系统脚本设计、仿真接口设计3个方面详述了仿真平台的设计流程,并通过指令集功能的仿真实现,证明了平台的可行性和可靠性。该验证平台有助于缩短大规模数模混合SoC的开发周期。

主 题 词：数模混合系统芯片 后仿真 Verilog-cdl-Verilog 验证平台 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1005-9490.2015.04.008

馆 藏 号：203982077...