SoC设计中的低功耗逻辑综合策略

作     者：王丽英 杨军 罗岚 Wang Liying;Yang Jun;Luo Lan

作者机构：东南大学国家专用集成电路系统工程技术研究中心江苏省南京市210096 

出 版 物：《电子工程师》 (Electronic Engineer)

年 卷 期：2005年第31卷第11期

页      码：10-12页

摘      要：介绍了一种SoC(片上系统)电路的高效逻辑综合方法,用工具对功耗关键模块插入时钟门控单元来降低功耗,并用工具提取不带时钟门控模块的约束条件来优化相应带门控的模块,使SoC在最高主频率、面积和功耗等方面达到最优,且时序收敛较快。采用该方法对Unity805plus SoC芯片进行综合,取得比自顶向下、自底向上等传统综合方法更好的效果,在最差情况下最高频率为200 MHz,面积为8 773 410μm2,功耗为724.920 4 mW。在ULTRA60上运行时间为14 h。

主 题 词：逻辑综合 SoC 时序收敛 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1674-4888.2005.11.004

馆 藏 号：203986444...