AVS视频解码中帧内预测模块的硬件化设计及SoPC验证

作     者：刘家良 任怀鲁 陈新华 

作者机构：山东科技大学信息科学与工程学院山东青岛266510 

基　　金：青岛市科技计划项目(07-2-3-1-jch) 

出 版 物：《电子技术应用》 (Application of Electronic Technique)

年 卷 期：2009年第35卷第10期

页      码：18-21页

摘      要：论述了适用于AVS解码器的帧内预测模块硬件化设计,提出了一种关键路径更短、占用资源更少的可重构运算单元(PE),利于流水线设计,可以提高运行频率。在参考样本管理方案中采用了一种环形RAM预加载方案,可以有效地提高预测速度。通过在Cyclone Ⅱ FPGA上进行测试,证明该帧内预测模块可正常工作在100 MHz频率下,解码速度提高了19.4%。

主 题 词：帧内预测 AVS视频编码标准 硬件加速 SoPC 

学科分类：0810[工学-土木类] 08[工学] 081001[081001] 

D　O　I：10.16157/j.issn.0258-7998.2009.10.026

馆 藏 号：203986450...