基于FPGA的RNN加速SoC设计与实现

作     者：范军 巩杰 吴茜凤 何虎 FAN Jun;GONG Jie;WU Xi-feng;HE Hu

作者机构：清华大学微电子与纳电子学系北京100084 

基　　金：国家重点研发计划(2016YFA0201804) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2020年第37卷第11期

页      码：1-5,12页

摘      要：为提高循环神经网络(RNN)推理速度,分析了循环神经网络(RNN)在CPU的运行时间瓶颈、输入向量稀疏性和参数规模.设计RNN加速器核实现矩阵-稀疏向量乘并行计算,并同时将多个输入向量完整存储于片上SRAM,以复用部分权重从而降低DDR带宽需求.通过Verilog HDL对RNN加速器核进行RTL描述,并搭建仿真环境,将语音识别算法DeepSpeech2的网络参数输入RNN加速器核进行功能仿真.基于FPGA,将MicroBlaze处理器与RNN加速器核搭建SoC,由MicroBlaze实现激活函数、向量逐元素相乘等其它计算.实现了DeepSpeech2中RNN部分推理计算,与只使用MicroBlaze处理器相比,速度提高23倍,能量消耗降低9.4倍.

主 题 词：循环神经网络 加速器 矩阵向量乘 语音识别 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19304/j.cnki.issn1000-7180.2020.11.001

馆 藏 号：203990895...