基于数字频率合成算法的硬件PWM模块设计

作     者：朱远建 张华 ZHU Yuan-jian;ZHANG Hua

作者机构：浙江理工大学机械与自动控制学院浙江杭州310018 

基　　金：国家自然科学基金资助项目(51307151) 浙江理工大学科研启动基金资助项目(13022155-Y) 

出 版 物：《机电工程》 (Journal of Mechanical & Electrical Engineering)

年 卷 期：2016年第33卷第1期

页      码：84-87,115页

摘      要：针对伺服电机的控制问题,对控制伺服电机的脉冲发送模块、计数模块、加减速模块进行了研究。通过分析脉冲信号产生过程,提出了一种基于FPGA的宽调频范围的脉冲产生方法。该方法采用数字频率合成算法,通过硬件描述语言Verilog HDL实现该算法的逻辑,并利用Quartus II仿真软件对所产生脉冲信号和加减计数模块进行仿真测试。在伺服电机控制平台上进行测试验证,研究结果表明该算法生成的脉冲频率可调范围为1 Hz^25 MHz,在整个脉冲段的波动不超过一个时钟周期。该脉冲发送模块具有脉冲输出均匀稳定、分辨率高、调频范围广的优点,可以满足多种伺服控制要求,为伺服电机提供稳定的控制脉冲,具有一定的应用前景。

主 题 词：直接数字合成(DDS) 脉冲边沿计数 有限状态机 现场可编程逻辑门阵列(FPGA) 

学科分类：080704[080704] 08[工学] 0807[工学-电子信息类] 081101[081101] 0811[工学-水利类] 081102[081102] 

D　O　I：10.3969/j.issn.1001-4551.2016.01.016

馆 藏 号：203997608...