摘要：设计并实现了一种基于65 nm CMOS工艺的低插入损耗大衰减范围的高频超宽带数字步进衰减器。采用桥T型和π型衰减网络的开关内嵌式衰减结构,该结构具有端口匹配好、衰减精度高的特点;采用恒定负压偏置设计,减小了插入损耗,提高了高频超宽带性能;采用高匹配度的衰减位级联设计,实现了大衰减范围下的高精度衰减。经测试,在10 MHz~30 GHz频带范围内最大衰减量为31.5 dB,衰减步进为0.5 dB,参考态插入损耗<3.5 dB,衰减误差均方根值<0.45 dB。芯片总面积为2.30×1.20 mm^(2)。

摘要：介绍了一种超高速低功耗分频器逻辑设计、电路设计、版图设计、工艺设计和工艺制作方法。采用３μｍ设计规则，用双埋层对通ｐｎ结隔离的ｎ层布线超高速ＥＣＬ工艺技术制造。最小发射极尺寸为３μｍ×１２μｍ，在－５５～１２５℃全温范围内，典型的功耗电流为２５ｍＡ，最高工作频率大于１５００ＭＨｚ，分频功能为÷２和÷１６。

摘要：从电路逻辑方式、功耗电流、制作工艺和单元电路结构几方面分析了专用集成电路的优化设计，并结合正交设计技术给出了最佳方案。针对专用电路常见的各种失效模式，提出了相应的改进措施。作为设计实例，采用正交设计技术对一种时序分配器进行优化和可靠性设计。

摘要：　介绍了频率合成器的种类、技术发展动态;分析比较了国内外频率合成器的发展现状,并对我国频率合成器的发展提出了建议。

摘要：Ｓ９９３８位移位寄存器数据输出控制驱动电路是一种正向设计的超高速数字专用集成电路，在－５５～＋８５°Ｃ下的工作频率达４００ＭＨｚ以上，具有数据传输控制驱动能力，使用方便，工作稳定可靠。介绍了其工作原理及性能特点，并给出了一些实际的典型应用电路。

摘要：介绍了一种带ESD瞬态检测的VDD-VSS之间的电压箝位结构,归纳了在设计全芯片ESD保护结构时需要注意的关键点;提出了一种亚微米集成电路全芯片ESD保护的设计方案,从实例中验证了亚微米集成电路的全芯片ESD保护设计。

摘要：设计了一个基于Jazz 0.35μmSi Ge BiCMOS工艺的接收信号强度指示器(RSSI),并成功应用于WLAN射频系统。该电路不仅具有低功耗、大动态特性,还有良好的温度和工艺稳定性。芯片测试结果表明:在输入信号频率为10 MHz、功率为-70^-10 dBm时,输出的直流电压为0.68~1.32 V,实现了功率指示功能。

摘要：采用0.18μm SiGe BiCMOS工艺,设计了一种应用于全球导航卫星系统的低噪声放大器。该低噪声放大器采用小型化栅格阵列封装,内部集成了旁路控制单元,所有I/O端口均加入了ESD保护电路。对封装后的芯片进行了测试。结果表明,在GNSS频率范围内,该芯片的正向增益为20.1dB,噪声系数小于1.1dB,输入1-dB压缩点和输入3阶交调点分别为-12dBm和-5dBm,在2.7V电源电压下消耗电流3.7mA,芯片尺寸为0.63mm×0.64mm。

摘要：本文介绍了一种超高速ＥＣＬ硅双极低功耗÷８静态分频器的电路原理、电路设计、版图设计、工艺设计及研制结果。整个电路设计以提高电路工作速度和温度特性为中心，采用优化的开关电流分配、最佳的电路工作点设置、带温度补偿的电阻反馈网络结构和合理的版图设计，来提高工作速度和保证良好的温度性能。研制的÷８静态分频器，在－５５～８５℃温度范围内最高工作频率在１４００ＭＨｚ以上。该电路具有可靠性好、稳定度高等特点，可广泛应用于锁相环电路中。

摘要：设计了一款1.9-4.3 GHz的单片集成宽带VCO。采用三个低相位噪声LC VCO在频率上互相重叠的架构实现高频宽带特性,VCO内部集成中间抽头的差分电感。电路制造采用0.35μm SiGe BiCMOS工艺技术,VCO的工作频率达1.9-4.3 GHz,单元功耗仅为4 mA。在工作频率为2.46 GHz处,经过÷2分频器输出的相位噪声实测值为-97 dBc/Hz（100 kHz频偏下）。