摘要：针对在H.264/AVC视频解码系统中子像素插值过程复杂度高的问题,提出一种子像素插值的2层流水线设计方法.第1层流水机制是当8×8分割块内部4个4×4块具有相同的运动信息时,基于4×4分割块参考像素读取和插值运算的两级流水,实现了不同4×4块插值过程的并行操作.第2层流水机制利用插值运算算法中1/2像素值之间的无依赖性以及水平和垂直插值运算过程的对称性,加速了各子像素位置处的像素插值运算过程.核心插值运算单元包括13个6阶滤波器、4个双线性插值滤波器和4个色度插值滤波器.插值运算过程的并行流水机制至少缩减了75%的插值运算时间.实验结果表明,与其他同领域工作相比,该架构设计的硬件开销较小,外部存储器访问量降低了47%,子像素插值性能提高了30%.

摘要：为了提高基于域划分的代码压缩方法的压缩率，在传统的位置模型的基础上，挖掘了不同类型指令内部符号间的相关性，提出了一种新的相关模型——类型模型．综合位置模型和类型模型，进一步得到另一种相关模型——混合模型．提出了一种使用混合模型，采用霍夫曼编码的代码压缩方法以及相应的低开销硬件解压缩实现方案．以自主研发的16位嵌入式数字信号处理器（DSP）SPOCK指令集为例，对OggVorbis测试压缩性能．实验结果表明，使用混合模型在少量硬件代价下对SPOCK指令集的压缩率达到53．16％，比传统的位置模型方法提高了12％～14％．

摘要：比较器的设计对于A/D、D/A转换器的精度至关重要。为满足14位高分辨率A/D转换器的需要,设计了一种高精度动态CMOS比较器,采用二级差分比较和一级动态正反馈latch结构实现了高比较精度。预增益和Latch级的应用降低了功耗。设计中充分考虑了工艺离散性和使用环境温度与电源变化的影响,保证了成品率和电路在变化工作环境下性能指标的实现。仿真结果表明,设计的高速动态比较器LSB(Least Significant Bit)为±0.15mV,输入动态范围为VSS^VDD(VSS为地电压,VDD为电源电压),相应于14位比较精度。功耗6.28mW,工作频率3.6MHz。电路用0.6μm双层金属、双层多晶硅CMOS工艺实现。

摘要：针对内存管理中虚拟页面和物理页面连续分配的特性,提出可对相邻页面进行动态合并的旁路转换缓冲器(TLB)设计方法.该方法的核心思想是在处理器运行过程中,通过对相邻页面的递归合并,动态扩展单个TLB表项的地址映射范围,提高TLB表项的利用率并降低TLB缺失率.在两级TLB架构中,提出基于快速uTLB(fuT-LB)和影子uTLB(suTLB)动态切换的新型uTLB结构,作为两级TLB架构的一级缓存,为页面动态合并提供现场和载体,页面合并过程对软件透明.基于Mibench测试基准的实验结果表明,与filter-TLB架构相比,该页面动态合并方法可以平均降低TLB缺失率达27%.

摘要：提出一种蓄电池充电控制芯片的设计,具有恒流、恒压、过压、浮充等多种不同充电模式,可以在外部微处理器的支持下针对不同种类电池和应用场合的需要实现电池的高效优化充电。讨论并给出了芯片的系统组成及主要电路的设计,在1.5μm 50 V BCD(Bipolar-CMOS-DMOS)工艺下予以实现。测试结果表明芯片工作正常,电路功能及芯片预期的主要功能已成功实现。

摘要：针对片上网络良率分析过程忽略了诸如任务映射的结果与路由策略引入的通信约束等细节、不能准确地评估片上网络的实际工作情况的问题,提出"可工作性"概念和可工作性评估框架.该框架整合了良率、映射、路由3个模块和1个蒙特卡洛分析流程.通过仿真实验分析发现,不合适的映射算法与路由策略组合会使得可工作性比良率低80%以上;合适的映射算法与路由策略组合,能够保证可工作性与良率一致.使用这一框架,设计者能够评估片上网络芯片的可工作性,与良率评估相比,可工作性更接近片上网络的实际工作情况,因此更具有实际意义.

摘要：设计了一种新型的用于低功耗LDO线性稳压器的CMOS高精度参考电流源．通过亚阈值设计方法得到30nA与电源电压无关的基准电流．利用MOS管寄生二极管反向电流的高温特性，对各支路的镜像电流进行了温度补偿，在-40～130℃范围内的30nA的基准电流精度从±1．5nA提高到±0．9nA．用这种参考电流源设计的LDO的静态电流在-40～130℃范围时减小到4μA．用Cadence公司的Spectre软件以及CSMC的0.5μm CMOS混合信号模型对电路进行了仿真与芯片设计．芯片测试结果验证了以上设计．

摘要：提出一种基于片上网络消息传输的高效多核网络存取控制器。该网络存取控制器支持收发双工模式,内置一系列可配置寄存器,采用基于消息表的数据接收方式,通过记录并自动更新不同消息的接收配置信息使数据传输更加高效。使用SMIC 0.18μm工艺进行综合,结果表明,其工作频率可达300 MHz,规模约为20 443门。

摘要：　集成电路的低压低功耗设计已成为当今微电子领域研究的热点。介绍了集成电路(IC)低功耗设计问题的产生,在讨论IC的低功耗设计技术基础上,重点论述了模拟IC的低压低功耗设计问题,介绍了国内外最新的若干模拟IC低压低功耗解决方案及其特点以及实现方法。

摘要：针对函数调用中上下文切换产生的性能损失,提出一种支持程序无缝切换的嵌入式处理器高性能硬件堆栈.高性能硬件堆栈包括数据栈和返回栈,采用动态可重构的两级缓存机制,消除程序切换的性能开销.数据栈实现单周期多数据压栈/出栈,隐藏程序切换中的堆栈操作;返回栈实现指令超前预取,消除程序返回时流水线气泡.数据栈与返回栈分别复用数据和指令高速暂存器,实现用户可重构的二级缓存.实验结果显示:本方法平均提升性能10%以上,功耗降低2%.