摘要：数据采集系统如果要获取有用的数据进行分析、处理和显示,那么就要靠系统中的触发来进行有用数据的截取。触发技术的研究是数据采集技术中重要的一环。通过实际工程应用,对于触发的概念、分类和实现方法都作了总结,并提出了一些新的看法,而且对触发技术的实现进行了较详细的探讨。硬件触发和软件触发中的某些方法已经在基于VXI总线的数据采集卡的设计中有所应用,并且有了很好的应用效果。这些方法对于其它数据采集系统中的触发设计同样能起到一定的借鉴作用。

摘要：介绍了ADI公司的SHARC系列DSP处理器ADSP-21262。阐述了DSP监控的相关原理和机制,分别设计并实现了在单DSP和多DSP系统下对各个DSP的监控和管理。此设计方法不仅适用于ADSP-21262,而且对其他各类DSP的开发均有通用性。

摘要：为构建分布式网络测控系统,提出了基于高性能浮点数字信号处理器TMS320C6713的网络智能传感器模块设计,并具备时间统一支持的能力。采用FPGA对物理介质无关接口操作的方案,实现了处理器通过同步串口接入网络,结合DSP强大的数据处理能力对数据进行预处理和灵活的网络协议封装;采用"DSP+主机"的方案实现了传感器模块DSP程序的网络调试和更新;提出了基于开环的时间传递方法,实现了分布式网络时间统一支持体系的建立。

摘要：前视声纳通道数目多、采样频率高,获取方位和距离信息的运算量大,对原始回波图像显示质量和速度提出非常高的要求。通过分析坐标变换和像素亮度填充法对成像质量的影响,根据系统指标设计了前视声纳视域范围内回波数据的显示算法,解决了声纳原始图像的显示质量问题;利用DSP丰富接口资源和EDMA动态调表技术,设计了声纳原始图像实时显示方案,很大程度上突破了实时显示的瓶颈。通过水池拉距实验验证了高质量实时显示方案的有效性。

摘要：研制多DSP综合处理平台是解决大数据量实时处理的关键。结合综合处理平台的特性和要求,研制了一套基于网络交换结构的多DSP综合处理平台,并针对多DSP系统的调试与开发给出了一种解决方案。借鉴计算机网络的设计思想,开放性地实现实时性强、可重构、可扩展、高数据吞吐量和网络连接的大规模DSP并行处理系统,打破了单处理器性能提升空间的限制,增强了系统的兼容性和在线升级能力,同时也拓展了DSP应用领域的网络接口能力,实现了DSP技术与网络技术的完美结合,推动了网络化测控技术的发展。

摘要：为了实现传感器模块的双网络结构设计,通过TMS320C6713的同步串口和主机接口接入标准网络,提出了FPGA对网络物理层器件物理介质无关接口操作的方案;分别对物理介质无关接口与同步串口和主机接口的连接进行了详细分析,提供了同步串口和主机接口通过物理介质无关接口收发网络数据的实现方案,并实现了传感器模块DSP程序的网络下载;结合TMS320C6713强大的数据处理能力对数据进行预处理和灵活的网络协议封装,从而实现了基于TMS320C6713的双网络结构的传感器模块设计。

摘要：针对某水下监测系统中电缆在水下无法维护,工作可靠性较低的问题,提出并设计了一种可切换控制的连接器.由它实现的电缆分时工作及缆芯备份将提高电缆供电和通信的可靠性.文中分析了连接器在半双工和全双工方式下的可靠度和实现的复杂度,其中连接器使用的开关数量代表了实现的复杂度.根据全概率公式分别得到了两种工作方式下可靠度最高的连接器设计方案.最后以6芯电缆为例说明了可切换控制连接器的设计及优化方法.

摘要：本文设计并实现了一种鱼雷声自导系统测试性验证平台,通过对鱼雷自导系统各个组成部分注入故障,分析各测试节点上传的数据,对故障进行检测和隔离,验证测试性设计是否有效。通过实验,该平台能够对测试性设计进行验证,对缩短鱼雷自导系统研制周期,提高故障诊断效率有重要作用。

摘要：在某大型测试系统的设计中,为了实现多只处理器间灵活的数据交换及并行处理,提出了基于Ethernet的多处理器并行系统设计;通过FPGA实现了以太网交换机的介质无关接口与处理器同步串口的接口转换,从而实现了处理器接收和发送网络数据,在此基础上实现了多处理器的并行数据处理。为实现高效的对多处理器系统的开发调试,提出了基于Ethernet的多处理器网络调试方案,最后对系统的可扩展性进行了分析。

摘要：某鱼雷声自导的硬件系统使用了百兆网络交换机实现DSP之间的互联。交换机在MAC和PHY之间的接口是RMII,但DSP没有相应的外围设备与它匹配。因此必须在FPGA中设计RMII的通讯模块,完成DSP数据格式向RMII数据格式的转化。在设计中将该通讯模块分为发送状态机和接收状态机两部分。每个状态机均包含2个2kbyte的双口RAM作为乒乓缓冲。双口RAM的一端位宽2bit作为RMII的数据端口,另一端位宽32bit作为DSP数据端口。向该端口的指定地址写命令字能够启动数据发送,向指定地址读状态字能够判断是否有数据接收。该通讯模块工作在全双工模式,文中给出了它的一个应用实例。经测试它能够达到收发11Mbyte/s以上的速度,并且占用的FPGA硬件资源较少,满足了系统网络通讯的要求。