摘要：从编译的角度对嵌入式DSP核提出了设计方法,并用此方法设计了16位定点DSP核。该DSP核具有16位的数据位宽和24位的指令位宽,所有的指令都是在5级流水线中完成的。最后实现在0.35μm CMOS标准单元库支持下,工作频率可以达到80MHz以上。

摘要：通过比较MD16和MD32两个DSP的DMA控制器设计,在软件层面和硬件层面,通过软、硬件结合以系统的观点提出了如何设计基于DSP系统的DMAC,给出了MD16和MD32的DMAC设计结果。

摘要：为达到最佳的应用性价比,一个重要思想就是把RISC和DSP的优点融合在一个平台上,但是目前这方面工作侧重以RISC结构为基础构建RISC-DSP混合型处理器。与此对比,本文提出了一种以DSP为基础并辅以若干RISC特性的处理器构造思想。这种思想表现在体系结构设计上为采用局部类RISC同质寄存器结构来优化指令编码、采用基于二维扩展LAOD/STORE寻址机制来增强寻址能力;表现在微结构设计上为采用类RISC四级流水线来降低控制、数据相关性,同时由于基于寄存器的运算操作和扩展的LOAD/STORE寻址操作功能正交,因此又可采用指令内并行机制来提高运行效率。芯片采用SMIC 0.18μm6层CMOS工艺加工,在核心电压1.8V情况下,其可工作在0～162MHz,此时功耗为1.1mW/MHz。

摘要：针对数字信号处理器的不同仿真和验证要求,提出了一种可测性软硬件协同仿真和验证平台的设计.采用可配置IP模块和总线结构,实现了硬件平台可配置性和可重用性;采用在线仿真模块,实现了实时的仿真验证功能;采用分层的方法设计软件平台,实现了软件平台的可配置性.实验结果表明,在50 MHz的工作频率下,此平台对16位数字信号处理器进行了指令集测试和FIR等应用程序的仿真验证工作.