摘要：该文基于65nm CMOS低漏电工艺,设计了一种用于触摸屏SoC的8通道10位200kS/s逐次逼近寄存器型(Successive Approximation Register,SAR)A/D转换器(Analog-to-Digital Converter,ADC)IP核。在D/A转换电路的设计上,采用"7MSB(Most-Significant-Bit)+3LSB(Least-Significant-Bit)"R-C混合D/A转换方式,有效减小了IP核的面积,并通过采用高位电阻梯复用技术有效减小了系统对电容的匹配性要求。在比较器的设计上,通过采用一种低失调伪差分比较技术,有效降低了输入失调电压。在版图设计上,结合电容阵列对称布局以及电阻梯伪电阻包围的版图设计方法进行设计以提高匹配性能。整个IP核的面积为322μm×267μm。在2.5V模拟电压以及1.2V数字电压下,当采样频率为200kS/s,输入频率为1.03kHz时,测得的无杂散动态范围(Spurious-Free Dynamic Range,SFDR)和有效位数(Effective Number Of Bits,ENOB)分别为68.2dB和9.27,功耗仅为440μW,测试结果表明本文ADC IP核非常适合嵌入式系统的应用。

摘要：逐次逼近(SAR:Successive Approximation Register)ADC广泛应用于低功耗电路系统,为指导低功耗SAR ADC的设计优化,对其D/A转换网络的功耗进行了建模研究。重点针对适用于中高精度应用的R-C组合型D/A转换网络,基于Matlab工具建立了电容阵列的能耗模型,并结合65 nm CMOS工艺,同时考虑电阻梯的静态功耗以及电容阵列的动态功耗,获得了SAR ADC R-C组合型D/A转换网络的功耗模型,在此基础上,以12-bit SAR ADC为设计实例,在考虑无源器件匹配性的前提下,分别针对"5+7"、"6+6"以及"7+5"三种典型的R-C组合结构进行了功耗仿真和比较,研究结果对低功耗SAR ADC的设计和优化具有重要指导意义。

摘要：针对高速信号传输中码间干扰引起的抖动问题,提出了一种新型电流模式预加重电路,与传统结构相比,该新型电路不仅降低了电路复杂度,而且通过双边沿预加重提高了工作速度.针对低压差分信号传输的振铃问题,在考虑芯片压焊线模型以及负载的情况下,提出了一种基于阻抗匹配方法的振铃消除技术,有效缓解了输出振铃现象.通过对仿真和测试眼图进行讨论,验证了新方法的实用性.

摘要：细算下来，这已经是我们测试的第六款GPS产品了。与之前的几款产品相比，这次的华硕S102在某些方面确实显得有些与众不同。首先在外形设计上，S102采用了灰黑的机身颜色，同时在机身的边缘处（内置天线）还提供了柑橘红和青柠绿的两种色彩搭配，这在GPS产品中还是属于比较少见的。

摘要：采用一种R-C-R组合式逐次逼近A/D转换方法,基于UMC 90 nm CMOS工艺设计了一种12位1兆赫兹采样频率的逐次逼近型A/D转换器.在电路设计上,通过复用两段式电阻梯结构,有效地降低了系统对电容阵列的匹配性要求.在版图设计方面,采用了特殊的电阻梯版图设计方法来减小连接电阻的失配影响,并采用金属叉指电容来提高工艺兼容性以减小工艺成本.在3.3 V模拟电源电压和1.0 V数字电源电压下,测得微分非线性为0.78最低有效位.当采样速率为1兆采样点每秒,输入信号频率为10 kHz时,测得的有效位数为10.3,包括输出驱动在内,功耗不足10 mW.整个转换器的有源面积小于0.31 mm2,符合嵌入式片上系统的应用要求.

摘要：提出了一种用于低压差线性稳压器(LDO:Low-Dropout regulator)的输出精密微调方法,通过在反馈网络中引入可微调电阻梯实现对LDO输出的精密调整,并采取伪电阻保护的版图布局方式提高电阻梯的匹配性能。基于65 nm CMOS工艺对LDO进行了设计,整个LDO线性调整率约为0.05mV/V,输出电压在1.02V^1.36V范围内能够按照0.02V/step的最小步长进行精密微调,能有效减小由电源电压、温度等因素引起的输出误差,适合嵌入式片上系统(So C:System-on-Chip)的应用。

摘要：基于SMIC0.13μm CMOS1P6M Logic工艺,采用一种新型R-C组合式D/A转换结构、伪差分比较结构以及低功耗电平转换结构设计了一种用于多电源SoC的10位8通道逐次逼近型A/D转换器。在3.3V模拟电源电压和1.2V数字电源电压下,测得DNL和INL分别为0.31LSB和0.63LSB。当采样频率为1MS/s,输入信号频率为490kHz时,测得的SFDR为67.33dB,ENOB为9.48bits,功耗为3.25mW。该A/D转换器版图面积为318μm×270μm,能直接应用于嵌入式多电源SoC。

摘要：针对分段电流舵数/模转换器(Digital-to-Analog Converter,DAC),通过理论分析和推导,研究电流源阵列系统失配误差和寄生效应对非线性的影响,采用电流源阵列Q^N旋转游走版图布局方案,能够减小电流源系统失配的一次误差,而且版图布线简单,由寄生效应引起的电流源失配较小,利于DAC非线性的优化.基于0.18μm CMOS,采用"6+4"的分段结构,设计了一种10位500MS/s分段电流舵DAC,流片测试结果表明,在输入频率为1.465MHz,采样速率为500MS/s的条件下,无杂散动态范围(Spurious Free Dynamic Range,SFDR)为64.9dB,有效位数(Effective Number of Bits,ENOB)为8.8 bit,微分非线性误差(Differential Non-linearity,DNL)和积分非线性误差(Integral Non-linearity,INL)分别为0.77LSB和1.12LSB.

摘要：通过对当前已有的两种低温漂带隙电压源进行分析和总结，提出了一种新型温度补偿技术。采用双端分段非线性补偿、对数项消除技术以及混合模式拓扑输出方式，设计了一种具有高温度稳定性的带隙电压基准源。整个电路基于65rimCMOS工艺实现，并成功应用于一种65nmCMOS触摸屏控制器中。当电源电压为2．5V时，带隙电压源的输出为949mV。当温度在-40℃-125℃范围变化时，输出电压仅变化0．44mV，温度系数约为2．87ppm／℃，非常符合高精度SoC的应用。

摘要：以H+为检测对象,设计了基于光寻址电位传感器(Light Addressable Potentiometric Sensor,LAPS)的H+检测系统。该系统以LAPS为前端传感元件,以Smacq USB3112数据采集卡为控制平台,采用LabVIEW软件设计系统控制和信号处理程序。分析了该系统对H+检测的灵敏度、线性度和重复性,在光源调制信号的偏移量为2. 5 V、幅值为1. 5 V、频率为4 k Hz情况下,灵敏度为51. 1 m V/p H、非线性误差为0. 022%、重复性误差为0. 004%。本文设计的检测系统对常见干扰离子K+、Ca2+、Na+、Mg2+的检测灵敏度分别为4 m V/pK、6 m V/p Ca、7m V/p Na、4 m V/pMg,显著低于对H+的检测灵敏度。研究结果表明,该H+检测系统不仅具有较高的检测灵敏度和线性度,而且具有良好的重复性和测量选择性。