限定检索结果

检索条件"作者=冀力强"
2 条 记 录,以下是1-10 订阅
视图:
排序:
嵌入式CPU异常处理的设计及其硬件实现
收藏 引用
《半导体技术》2001年 第8期26卷 27-30页
作者: 冀力强 茆邦琴 时龙兴东南大学国家专用集成电路系统工程研究中心江苏南京210096 深圳市国微电子股份有限公司广东深圳518040 
嵌入式CPU已成为SOC设计的热点。异常处理是CPU设计中最关键的部分。介绍嵌入式CPU异常处理的一般机制,并在此基础上设计32位CPU的异常处理模块,给出了仿真结果,并讨论了其方便的可扩展性。
来源:详细信息评论
基于SOC的SDRAM控制器的分析与设计
收藏 引用
《信息技术》2007年 第12期31卷 81-83,89页
作者:李瑞 赵建明 冀力强电子科技大学微电子与固体电子学院成都610054 
介绍了SDRAM的内部结构和工作原理,根据时序参数对存取速度的影响,利用优化的状态机对核心控制模块进行设计,减小了存取延时。并通过对波形的仿真,验证了设计的正确性。
来源:详细信息评论
聚类工具 回到顶部