摘要：位平面解码器作为JPEG2000解码系统中算法复杂、运算量最大的组件,限制了解码器的工作效率,为此,以下提出了一种上下文预测算法,并将该算法与基于组的像素点跳跃算法混合使用,实现了数据处理的流水线操作,提高了位平面解码器的工作速度。并采用Verilog HDL硬件描述语言进行了RTL级描述,经过功能仿真和DC综合,最高工作频率可达100MHz,内嵌到JPEG2000解码器系统中,可满足图像实时解码的要求。

摘要：本文基于AI领域面向终端应用中使用非常广泛的CNN推理算法,以FPGA可重构电路芯片为硬件载体,设计一款可重构电路的图编译器,用来实现特定CNN网络定制加速的功能,最大化的提高硬件电路利用效率。

摘要：本文提出了一种新型三维脉动阵列结构的矩阵乘加器,并提出了一种至关重要的Feature Map数据分配方法,从而保证CNN推理加速器中计算量最大的卷积计算模块高效低功耗执行,与传统脉动阵列结构相比,性能得到了大幅度提升。