摘要：可重构电路的灵活性是电路中的绝对优势,但其电路互连资源有限、PE(Processing Element)资源利用率低.向下全互连可重构阵列结构实现了阵列中每个PE与下一行PE的全连接,提高了PE资源利用率、整体数据处理速度.本设计使用modelsim、quartus分别进行了功能仿真、综合下载,结果表明所设计的可重构数据流处理单元能够进行多种配置的可重构.通过验证FFT算法在向下全互连的可重构阵列上的映射,结果显示可重构数据流处理单元成功实现了预期功能,并且满足其时序等要求.综合结果显示,4*4的可重构阵列,包括其外围电路,共占用19429(58%)门逻辑资源,支持76.07MHZ的工作频率;单个的可重构数据流处理器占用2565(8%)门逻辑资源,支持最高108.96MHZ的工作频率.

摘要：在对新一代高效视频编码(High Efficiency Video Coding,HEVC)帧内预测Planar和DC模式算法分析的基础上,分别提出了高效的超大规模集成电路(Very Large Scale Integration Circuit,VLSI)设计方案,旨在解决处理延时较长、资源占用较大的问题。针对Planar模式,提出一种在重组、合并算法的基础上,预测块复用的架构;针对DC模式,提出一种dcValue计算和滤波的基本块分离、各自复用不同块的架构。实验结果表明:所提架构与其他两种同类型架构相比,Planar模式实现平均处理延时减少了21%,资源消耗分别减少了14.7%和7%;DC模式实现平均处理延时减少了55%,同时资源消耗减少了22%和15%,能够满足1 920×1 080@30 f/s视频序列实时编码的需求。

摘要：绝大多数图计算应用都可以映射为稀疏矩阵和向量运算,稀疏向量的比较运算是稀疏矩阵向量运算的计算瓶颈,为解决图计算加速器中稀疏矩阵列向量比较问题,设计一种稀疏向量比较运算电路,主要包括64个比较运算电路和一个共享存储单元。基于Verilog HDL语言完成电路设计,以SNAP(Stanford Network Analysis Project)上的Flickr数据集为例,在ModelSim SE-6410.1c完成验证工作,采用Xilinx公司的ISE开发环境对硬件电路进行综合,实验结果表明,该电路的工作频率可以达到264 MHz。

摘要：新一代视频编码标准获得了较高的编码效率,但同时也增加了计算量。HEVC(High Efficiency Video Coding)并行算法能够提高编码速度,开发适用于多核处理器的并行编码算法对于满足高清视频实时传输和大规模实时共享具有十分重要的意义。分析帧内预测算法在处理像素过程中数据之间的依赖关系,进行基于预测模式的细粒度并行性的设计。块与块之间采用流水线处理,减少帧内预测算法的执行时间。利用动态可编程可重构视频阵列处理器,对帧内预测算法进行验证。实验结果表明,相比于HM16.0官方测试标准,信噪比提高了10%,算法的执行时间减少了大约70%。

摘要：电线力学计算是高压架空输电线路力学计算中最重要的计算。从理论上介绍了电线的应力和弧垂及其计算推导,讨论了临界档距的判别和控制气象条件的确定,并推导出实例设计中用到的连续档、孤立档放线曲线的应力、弧垂及临界档距的计算公式。利用可视化编程语言VC++.net进行编程计算,使计算更加简单迅速,交互界面更加友好,最后通过工程上的具体实例对所编制的软件加以验证和说明。

摘要：针对三维高效视频编码中视差矢量精度低、获取过程所需编码时间长的问题,提出一种改进的相邻块视差矢量快速获取方法。该方法首先对空域候选块进行重新组合,得到最优空间候选块顺序;然后从时域和空域方向再分别进行视差矢量的搜索,通过均值计算获得最终的视差矢量;最后分析视差矢量空域和时域候选块的可并行性和数据相关性,设计并实现视差矢量基于阵列处理器的并行化映射。实验结果表明,改进方法的编码增益平均提升1.23%;视差矢量获取的编码时间缩减到了原来的1/8。