摘要：设计了一种准确输出的低压差(LDO)线性电压稳压器。通过采用改进型密勒补偿技术和高电流效率缓冲电路来改善传统LDO线性电压稳压器的稳定性,并采用了一种低噪声的带隙基准电压源的拓扑架构,有效解决了稳压器的噪声问题。在Cadence Virtuoso IC平台下采用TSMC-0.35μm-2P3M的CMOS混合信号工艺进行了仿真和版图设计,仿真结果表明该电压稳压器达到设计目的。

摘要：设计了一种低压低功耗的环形压控振荡器,它由电压电流转换（V to I）电路及5级延迟单元（delay cell）组成。单位延迟单元采用改进型差分结构,提高了上升及下降速度。同时总的延迟环路采用电容滤波技术,进一步改善了相位噪声性能。分析了环形VCO的相位噪声。电路采用SMIC13V33 1P6MLOGIC工艺,电源电压为1.2 V,仿真结果显示：VCO中心频率为350 MHz,调谐范围为（200-500）MHz,谐振在350 MHz时相位噪声位为-89.5 dBc/Hz@10 kHz,输出波形峰值为0.7 V,功耗为1.2 mW。该VCO可以应用于系统时钟锁相环中。