摘要：本文阐明了基于冗余抑制技术的低功耗电路的设计原理 ,分析了在组合电路中冗余行为的各种抑制结构及工作机理 .作为设计实例 ,本文提出了基于冗余抑制技术的低功耗比较器设计 .

摘要：基于低功耗设计的要求 ,本文对数字系统中冗余现象的普遍性进行分析 ,研究了实施冗余抑制功能的各种基本结构 ,并进行了抑制作用的时间分析 ,这些均为在电路的低功耗设计中有效地应用冗余抑制技术提供了研究基础 .

摘要：基于低功耗设计的要求 ,对传统设计的优先编码器中的冗余现象加以研究 ,利用冗余抑制技术重构基于门级设计优先编码器电路结构 .该优先编码器经 PSPICE模拟验证具有正确的逻辑功能 。

摘要：本文从消除时钟信号冗余跳变而致的无效功耗的要求出发，提出一种基于CMOS传输门的双边沿触发器设计，并设置了它的直接预置控制端以使达到实用的要求。该触发器已用PSPICE程序模拟验证了具有完整的功能。使用该触发器设计时序系统的实例被演示。对模拟所得数据的计算结果表明，与采用相同功能的单边沿触发器的系统比较，由于工作频率减半可使采用双边沿触发器的系统功耗明显降低。

摘要：为了省免多值线性反馈移位寄存器中存在的常量乘运算电路,本文以三值逻辑为例,提出了具有Q-2Q双轨输出的三值CMOS触发器的设计。它可与传统的三值模和电路配合,即可实现三值线性反馈移位寄存器。这不仅简化了电路结构,并可提高电路的工作速度。PSPICE模拟证实了该Q-2Q触发器设计具有正确的逻辑功能。此设计思想可推广至基数更高的多值线性反馈移位寄存器电路的设计。

摘要：本文从本质上归纳了二种时序机 Mealy机与 Moore机之间的转换效果 ,根据二者的输出序列相差一个时钟周期的特点提出了二种十分简单的转换技术 .设计实例表明它们易于理解且十分简便有效 .

摘要：本文在分析传统数字电路信号行为的基础上 ,提出了描述信号行为的三值序列产生技术 .文中首先讨论了行为序列在低功耗估计技术中的应用及其多值描述 ,然后运用多值逻辑理论设计了三值行为序列变换电路 ,并结合 SPICE模拟程序给出了行为序列的软件产生技术 .最后讨论了如何产生相互独立的三值行为序列 .

摘要：通过对低位先比串行数值比较器和高位先比串行数值比较器的设计及分析 ,证明了应用门控时钟技术设计的时序电路具有明显的低功耗特性 .PSPICE模拟结果证明了基于门控技术设计的电路能有效地降低电路的功耗 。

摘要：通过对基于施密特电路的二值单稳态触发器和二值无稳态触发器设计思想的分析,提出了以三值单稳态触发器和三值无稳态触发器为代表的多值脉冲电路的设计方案,并通过PSPICR5.0软件模拟,结果表明所设计的电路具有正确的逻辑功能.

摘要：本文重新定义了三值序列的表述及其规范 ,根据三值序列特征检测及其产生电路含有模 3乘 2运算 ,本文提出了具有 Q,2 Q双轨输出的三值 D型触发器 ,以简化相关电路的逻辑结构并减少延迟 。