摘要：研究了万兆级别以太网编解码芯片的设计方法,在前端设计中给出了编解码电路的结构图,并对电路进行仿真,得到解码和扰码的仿真波形图;同时给出了后端芯片设计版图结果;最后提出了流片后可行性的测试方案。

摘要：毕业设计是高职高专院校一项非常重要的实践教学环节,它既是学生对所学知识的一次综合运用,又是高职高专院校教学质量的综合反映。本文指出了目前高职高专毕业设计中存在的问题,并提出了改进措施和对策。

摘要：当今以嵌入式微控制器为核心的嵌入式系统已经成为嵌入式发展的一个主要方向。基于无人飞机向小型化和高精度化发展的需求,选用 M*CORE系列中的MMC2107微控制器为内核,设计了一款高精度无人机飞行控制系统,并对系统进行了仿真,给出了仿真结果。

摘要：介绍了一种基于CPLD的高速虚拟示波器的设计,包括数据采集、数据传输和数据处理等部分。本设计使用高速模数转换芯片(ADC)进行高速采样;使用高性能的可编程逻辑器件(CPLD)实现高速数字电路的控制;使用高速大容量存储器(RAM)实时保存采样数据,保证了仪器的高性能。

摘要：本文设计的16.8GHz 1:4分频器是由两个1:2分频器构成,1:2分频器采用单时钟动态负载锁存器结构。由于它们工作在不同的速率上,虽然结构相同,但参数配置不同,分别以高速和低功耗为优化目标进行电路设计。仿真结果和流片测试结果均表明在该芯片在16.8GHz下可以实现4分频功能。

摘要：目前,10 Gb/s以上的数字光纤通信技术正在逐步得到应用,研究和开发光纤通信用的高速集成电路具有重要的意义。文章介绍了使用0.2μm GaAs HEMT工艺设计的1个10 Gb/s以上的光纤传输用2分频器。该分频器采用双锁存器串联结构,仿真结果和流片测试结果均表明该电路在10Gb/s的速率上可以完成2分频功能。

摘要：文中提出了一种组合式、模块化的多功能电子综合实验教具的设计思路与实现方案。简述了单片机、FPGA、DSP和ARM核心单元电路板的设计方法以及外围主要单元电路板模块的组成。这套实验教具具有针对性、扩展性强,操作性、通用性好的特点。

摘要：为了降低Turbo码译码器的功耗,作者介绍了一种利用对迭代次数的优化和关闭闲置状态下的译码器来降低功耗的方案;由于在SISO中,存放分支路径值以及前向路径状态值的储存体在功率的消耗上约占整个Turbo译码器功耗的70%,作者提出自己的方案,通过增加逻辑电路来减小储存体的大小从而降低译码器的功耗.实验结果表明修改后的方案可以降低比传统方案约12%的功耗.可见,在低功耗设计中抓住功率的消耗主体尤为关键.