摘要：设计了一种1.8 V、SMIC 0.18μm工艺的低噪声高速锁相环电路.通过采用环行压控振荡器,节省了芯片面积和成本.通过采用差分对输入形式的延时单元,很好地抑制了电源噪声.与传统的简单差分对反相器延时单元相比,该结构通过采用钳位管和正反馈管,实现了输出节点电位的快速转变.整个电路芯片测试结果表明:在输入参考频率为20 MHz、电荷泵电流为40μA、带宽为100 kHz时,该锁相环可稳定输出频率为797.1 MHz～1.272 GHz的时钟信号,且在中心频率500 kHz频偏处相位噪声可减小至-94.3 dBc/Hz.

摘要：提出了一种便捷的环路稳态分析仿真方法,辅助多环路多稳态系统设计,进一步确保系统正常稳定工作的可靠性。该环路稳态分析方法通过在系统关键节点添加测试激励源,直流扫描仿真测试源的静态电流,分析系统多个稳定工作状态具体情况。以基准源多态问题为例,使用该环路稳态分析方法从理论定位,仿真验证到流片测试,解决了该基准源多态问题,全面证明了该环路稳态分析方法的正确性和实用性。

摘要：随着微电子技术的发展,集成电路安全问题已经越来越受到人们的关注.主动屏蔽层作为芯片抗侵入式攻击的核心防线,其安全性关乎集成电路的信息安全.为提高主动屏蔽层的抗攻击水平,设计了基于Galois环振的随机重构主动屏蔽层电路.首先,在主动屏蔽层中插入可重构节点,使屏蔽层走线通道间的连接关系可以随机改变,从而增加了屏蔽层的复杂性,减小其失效面积,达到屏蔽层有效抵抗重布线攻击的目的.其次,采用屏蔽层与可重构节点复用的方法,设计了一种Galois环振型真随机数发生器,解决了主动屏蔽层每次上电后状态相同的问题,进一步提高了屏蔽层的安全性.基于8通道主动屏蔽层进行了改进与实验,仿真结果表明:可重构节点在SMIC 0.18μm工艺下面积仅为4395μm 2,芯片动态功耗较插入节点之前仅增加0.4%,主动屏蔽层的最大失效面积较之前缩小80%,使用真随机数作为种子生成的密码随机数序列通过了NIST SP800-22随机数测试;采用此方法芯片功耗和面积没有明显的增加,并且可重构节点与检测电路具有占用资源小、功耗较低等优点;电路可搭配多通道主动屏蔽层,为芯片提供较高等级的安全防护.

摘要：SNOW3G是由ETSI/SAGE于2006年基于SNOW2.0设计的流密码算法,已被3GPP采纳为国际加密标准,并在4G/5G移动通信中作为数据机密性算法和数据完整性算法的核心算法使用.已有大量研究工作证明了SNOW3G算法足以抵御传统的密码分析攻击,但很少有工作对该算法的具体实现进行分析,验证算法抵抗侧信道攻击的能力.本文以3GPP标准中SNOW3G的算法实现为研究对象,从侧信道的角度出发在单片机上研究该算法的安全性,提出了针对该算法的相关性能量攻击方法.首先,对SNOW3G的算法实现进行分析,找到算法中存在能量泄漏的操作,然后根据算法中密钥与该操作间的联系制定合理的攻击策略,最终恢复出算法的密钥.通过实验对提出的相关性能量攻击方法进行了验证,结果表明,在装有ATMega128A芯片的单片机上,利用该方法仅需使用2000条能量消耗曲线即可在1小时内完整恢复出算法的密钥.

摘要：设计了一种频率稳定的低功耗张弛振荡器电路。采用恒流源对电容两端同时充电和放电,然后将电容两端电压送入后级比较器进行判决,使得输出频率只与恒流源电流、电容以及比较器比较窗口相关。该电路采用GSMC 0.18μm CMOS工艺,在5 V电源电压以及室温条件下仿真,输出频率为123.6 kHz,平均电流消耗为2.67μA;在2 V～5.5 V电源电压和-40℃-+85℃的温度变化范围内,输出频率精度在-6.5%-1.3%范围内。

摘要：AES通常采用掩码方法来抵御旁路攻击,其中乘法掩码方案因适用于非线性操作而备受青睐,但其也由于零值问题使得应用场景受限.本文提出了一种结合乘法掩码和伪轮防护的方案,通过设计相应的组合电路将零值映射成非零值,使得进入求逆操作的数据非零,基于有限域的同构特征优化了求逆运算.不仅能够克服零值问题,而且相比于传统乘法掩码方案,大大减少了所需的求逆操作,可以抵御二阶DPA攻击.在FPGA上对其实现并进行电路优化,对采集的功耗曲线进行了DPA攻击,在100万条曲线下无发现明显泄露,可验证本掩码方案具备一定的安全性.

摘要：侧信道攻击是一种利用设备运行过程中侧信道的信息泄露展开的攻击,其可绕开加密算法,这对用户隐私安全产生了严重威胁。在处理器微架构存储体系中,频繁的内存访问和程序执行的快慢差别为侧信道攻击的产生创造了条件。微架构侧信道攻击不需要物理接触,只要攻击者与受害者处于同一环境即可进行攻击,其危害性较传统侧信道攻击更大。文章首先从攻击对象出发,分别从Cache、MMU和TLB三方面总结侧信道攻击技术和防御技术,提出协同安全模型框架;然后以检测进程风险、增加攻击难度和隔离安全区域为安全架构中心思想总结侧信道安全措施,提出处理器微架构存储体系侧信道协同安全模型,以指导新型架构设计;最后展望未来技术发展趋势,为研究侧信道防御技术提供参考。

摘要：提出了一种片上集成的低功耗无电容型LDO（low drop out）电路。该电路采用折叠型eascode运放作为误差放大器，通过消除零点的密勒补偿技术提高了环路稳定性；并在电路中加入了一种新的限流保护结构以保证输出电流过大时对LDO的输出进行保护。此外，在电路中加入了省电模式，可在保持LDO输出1．8V情况下节省大于70％的功耗。该设计采用HHNEC0．13μmCMOS工艺，仿真结果显示：在2．5～5．5V电源供电、各个工艺角及温度变化条件下，LDO输出的线性调整率小于2．3mV／V，负载调整率小于14μV／mA，温度系数小于27×10^-6／℃；在正常工作模式下，整个LDO消耗85μA电流；在省电模式下仅消耗23斗A电流。

摘要：为了进一步提高对硬件木马的识别水平,利用遗传算法的全局搜索能力,提出基于遗传算法的少态节点活性提升方法,以少态节点的翻转次数代表活性,寻找能提升少态节点活性的测试向量集.在测试向量激励下,将被测电路中少态节点的翻转次数作为适应度,在整个测试向量空间内进行选择、交叉和变异操作,并比较父代与子代适应度,保留适应度较大的向量集,最终达到迭代终止条件,生成优化的测试向量集.以ISCAS'85基准电路c3540为研究对象进行仿真验证,实验结果表明,在算法运行前,以1000个向量为输入时,电路所有非少态节点的翻转次数之和为155158,少态节点的翻转次数之和为117;在算法运行后,以1000个向量为输入时,电路所有非少态节点的翻转次数之和为157146,少态节点的翻转次数之和为882.遗传算法生成的测试向量组将少态节点的翻转率提高了7.54倍,并将相对翻转率提升了7.44倍.

摘要：设计了一种低功耗高可靠上电复位电路。为了减小阈值电压受工艺及温度偏差的影响,采用改进的Kuijk带隙基准源结构;同时,设计了带迟滞功能的双阈值电压检测电路,减小了电源噪声对电路输出的干扰。采用HHNEC 0.13μm CMOS工艺,对电路进行仿真。结果显示,在5V电源电压及典型工艺和温度下,整体电路消耗稳态电流为8.5μA;在不同的电压、工艺角及温度组合下,均实现了稳定可靠的上电复位和低电平保护功能,达到了设计要求。