摘要：针对现有掩模设计方法的不足,提出了同时考虑晶圆切割和随机缺陷的掩模设计方法.在预估边到边晶圆切割引起的成品率丢失的同时,将随机缺陷引起的成品率丢失也纳入了设计参考量.对掩模上芯片进行布局规划的阶段,使那些由于随机缺陷造成成品率丢失较高的芯片在布局规划的目标函数中拥有较大的权重.这些芯片会在模拟退火算法迭代的过程中被自动放置在相应的与其他芯片较少切割冲突的位置,避免了后期晶圆切割对其产量造成的损失.此方法均衡了芯片之间的产量,在满足各个芯片需要产量的前提下,减少了生产所需的晶圆数量.与最小化掩模面积的设计方法和只考虑晶圆切割的设计方法比较,该方法使生产所需要的晶圆数量分别减少了15.22%和7.14%.

摘要：在基于光刻模型的光学邻近校正(MB-OPC)中,线段与控制点的映射关系是影响校正结果的一个重要因素。现有的线段与控制点的映射关系均是基于规则的,或者是精度较差的一对一映射关系,或者是计算速度较慢的全对一映射关系。提出了一种新的带有线段与控制点映射模型的光学邻近校正技术,其映射模型是根据光强梯度推导出的特征区域,线段与控制点的映射关系可以是一对一的,也可以是多对一的,且该映射关系在校正过程中对所有的控制点均适用,无需重复计算。实验结果表明,带有映射模型的MB-OPC结果的边放置误差(EPE)的方差改善显著,且运行时间无显著增加。

摘要：充分利用光刻系统中光源的部分相干特性和一维图形的特性,提出了针对一维版图的快速平面光刻仿真算法。该方法由一维基元图形查表法、最小查找表及其边缘延伸和无切割的大面积版图仿真组成。仿真结果表明,在保证极高准确性的基础上,相比于传统的快速仿真方法,该方法将查找表的建立时间缩短了95%以上、基本图形的仿真速度提高了48%左右、大面积版图的仿真速度提高了70%以上。

摘要：本文介绍了亚 10 0纳米工艺可制造性验证的一组工艺仿真和错误定位技术 ,制定了标准单元可制造性设计 (DFM ,DesignForManufacturability)的流程 ,重点讨论了在亚 10 0纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题 ,提出了相应的新设计规则和解决方案 .依靠以上DFM技术方法 ,完成了实际 90nm工艺标准单元可制造性设计工作 .

摘要：FIR数字滤波器的最优化设计可以抽象成一个多维连续函数求极值的问题,因此可以采用遗传算法求解。针对传统遗传算法存在的容易早熟收敛的问题,提出一种改进策略,从交叉变异的概率和算子两方面对算法进行改进,并通过测试函数验证了改进策略的可行性。分别在最小二乘(LS)、最大误差最小化(MM)和均方误差最小化(MMSE)准则下,采用改进遗传算法进行FIR数字低通滤波器最优化设计,实验结果显示在不同优化准则下设计的滤波器都表现出了良好的性能,证明了改进算法的通用性和有效性。

摘要：为了使光刻结果更好地符合版图设计,保证在硅片上制造出的电路在功能上与设计电路一致,提出了一种对掩模进行自动补偿的系统性技术.根据光刻机和光刻胶特性,模拟了实际的光刻过程.校正处理的核心是基于模型的掩模图形优化模块,通过调用光刻模拟器直接对输入待校正的掩模图形进行优化.最后通过对掩模版图的验证,保证校正后的掩模图形满足成像图形的精度要求.应用实例证明,该系统准确实现了版图的精确设计与校正.

摘要：可制造性设计技术使设计者尽早得到设计版图能否被制造的信息,以减少交流等待的时间。为此,提出一种可制造性模型,用一个或者多个卷积核描述设计版图和轮廓之间的关系,用最速下降法求得,求解过程仅需要输入版图和轮廓对。实验结果表明,该模型能够对设计版图的结果进行较好的预测,与通过光刻模型仿真结果之间的误差在1.8%以内。

摘要：在处理二维图形时需要耗费大量时间调试配方。为此,提出一种基于光刻模型的切分优化方法。采用纹波抑制的切分方法,并根据空间光强曲线的极值点分配切分片段,通过格点搜索选取方法参数,从而获得最优切分方案。实验结果表明,该方法能获得稳定的配方调试时间,且与参考配方结果相比,具有较好的光学邻近校正精度,可使边位置误差平均降低5%。

摘要：针对晶圆检验时扫描电镜图像的缺陷检测和缺陷分类问题,利用ZFNet卷积神经网络对晶圆缺陷进行分类,并在此基础上,设计基于块的卷积神经网络缺陷检测算法。为提高准确率和加快速度,通过改进Faster RCNN分类器,提出另一种检测算法。实验结果表明,2种检测算法都能通过学习已标记位置和类型的缺陷数据,从扫描电镜图像中准确检测并分类多种类型缺陷。

摘要：为提高光刻仿真效率,通过对光刻原理进行研究,提出了2种多边形处理算法,将掩模上的多边形图案进行切分优化,将其划分成若干矩形或三角形。在Linux环境下应用C语言设计出一个完整的光刻仿真系统,设计的具体光学参数为:光源波长为193nm,数值孔径为0.3~0.8,部分相干系数可调范围为0.2~0.8,可一次性仿真1μm×1μm到10μm×10μm范围内的45 nm^0.18μm工艺的复杂版图,并通过多次实验进行验证。实验结果表明:原版图图像的边缘细节得到保留,且该算法有效地减少了光刻模拟的计算复杂度与计算时间,整体效率提升20%以上,为当前智能传感器系统芯片的制造节省了宝贵时间。