摘要：提出一种基于环路(Loopback)测试的内建自测试(BIST)方法。为了基于环路结构的内建自测试,设计了一种可编程CMOS衰减器。具有内建自测试(BIST)电路RF收发器的测试结果表明,此方法能够正确检测出系统故障,可以应用于生产测试,并能减少测试时间和测试成本。

摘要：提出一种基于累积分布函数(CDF)的抖动测量方法,以解决在测试高频时钟信号抖动中遇到的延迟器件不匹配、占用芯片面积过大和受高频振荡信号限制等问题。采用65 nm CMOS工艺完成了测试电路的设计和功能模拟,模拟结果表明该电路可用于测量2.5 GHz时钟抖动值,抖动测量精度达到1 ps。

摘要：本文提出一种基于脉宽收缩和累积寄存器的片上时钟抖动测试电路,用于监测片上时钟信号的抖动,测量精度可达到亚门级.该测试电路是由脉宽收缩环路、累积寄存器、异或阵列、计数器和控制电路组成的.以环形方式连接脉宽收缩单元,可减小由于工艺波动带来的影响,节省面积开销.在监测模式下,累积寄存器同时记录多个时钟周期脉宽的测量结果,并以数字序列码的形式输出,能够直观地显示时钟的抖动.该电路是采用65 nm CMOS工艺设计的,仿真结果表明该电路可测量数GHz的时钟信号,测量精度为1 ps.

摘要：We present a design for an adaptive gain phase-locked loop （PLL） that features fast acquisition,low jitter,and wide tuning range. A dual-edge-triggered phase frequency detector （PFD） and a self-regulated voltage controlled oscillator （VCO） are employed in this design to realize the aforementioned properties. Measured results show that the experimental chip, implemented in a standard 0.5μm 5V CMOS logic process, has an acquisition time of about 150ns at 37% frequency variation and an output RMS jitter of 39ps at 640MHz.（dual-edge-triggered phase frequency detector）

摘要：为了建立对鸡新城疫病毒（NDV）快速准确的检测方法,根据NDV基因序列特点,在全序列6 997到7 092之间的位点设计1对特异性引物和1条TaqMan探针,通过对反应体系的优化,建立了鸡新城疫病毒实时荧光RT-PCR快速检测方法,并且制备了参与提取和反应的监控内标,有效地控制了假阴性结果.结果表明：该方法特异性强,对8份已知病毒样本的检测结果中,特异性为100％;所建立的方法灵敏度高,能检出0.1 TCID5o/mL的病毒液,比普通RT-PCR检测的灵敏度要高出100倍;平行管检测和隔期检测其Ct值的变异系数分别在0.21％～0.83％和0.68％ ～ 1.47％之间,结果无明显差异;采用所建立的方法对132份疑似临床样本进行检测的结果中,组织样本和双拭子样本检测的阳性率分别为26.2％和37.8％,比新城疫普通RT-PCR的检出率分别高出7.2和5.6个百分点,表明所建立的检测方法具有良好的实用性.

摘要：利用双极晶体管的热电耦合模型对微波功率双极晶体管进行了二维直流稳态模拟 ,并且提出了功率密度非均匀的设计方法 .模拟和实验的结果说明 ,采用微波功率晶体管功率密度非均匀设计可有效提高器件电流密度的均匀性和结温的均匀性 ,从而整体提高器件的可靠性 .