摘要：数字三维示波器是一种不仅能捕获和显示信号的时间-幅度信息,而且能够以不同的辉度或颜色等级显示不同事件出现概率的数字存储示波器.突出的特点是具有较高的波形捕获率,其核心是三维波形映射技术.首先描述波形采集过程与死区时间的关系,用随机过程理论对瞬态偶发信号捕获的概率进行分析,然后介绍了一种采用并行处理架构的三维波形映射原理及其数学模型.设计并实现了数字三维示波器波形映射功能,测试结果表明该波形映射技术提高了波形捕获率,增强了测试性能.

摘要：并行交替采样带来的非均匀误差严重影响采集性能。本文建立了并行交替采集系统的数学模型,实现了一种幅度非均匀误差校正的归一化算法,在误差校正系统中引入可程控参考校正源,再利用查表法同时校正系统的偏置和增益失配误差,然后对时间非均匀性参数进行估计,并通过高精度可编程时钟延时网络对其修正。实验结果表明,该校正方法实时性好,降低了硬件设计难度和成本,提高了系统性能。

摘要：本设计采用可编程逻辑的设计方法,对传统数字存储示波器进行了扩展,以数字示波器为平台,在硬件上只增加逻辑通道的条件下,完成了双通道数字示波器和16通道逻辑分析仪的基本功能,能够有效地满足工程师们对多个模拟、数字信号同时进行探测和分析的需要。

摘要：安全散列算法是一种常用的加密算法,在信息安全领域得到了广泛应用。该文通过设计硬件电路,建立SHA-1算法的模型并实现。在FPGA中实现SHA-1算法时采取并行处理的方法,对算法的实现流程进行了优化,通过模块化设计,缩短了算法实现的周期,减少了存储资源的占用。最后进行综合和仿真,验证了算法实现的正确性。

摘要：为有效提高信号接收系统前端截获概率并加快系统调试进度,提出了一种基于遗传算法和分选识别需求的频段驻留时间优化设计方法。该方法首先基于窗口函数模型获得前端截获概率计算公式,其次将优化频段驻留时间最大值问题抽象为约束条件下的非线性优化问题,并基于遗传算法进行迭代优化,最后结合辐射源信号正确分选和识别需求优化频段驻留时间最小值,从而得到最优频段驻留时间范围。结果表明,该优化设计方法可实现频段驻留时间范围的最优化,在提高系统前端截获概率的同时可解决现场调试费事费力问题,加快系统调试进度,适用于实际工程应用。