摘要：意识流是西方现代文学艺术中应用十分广泛的一种写作技巧,尤其是在小说以及电影作品中,这种技巧的应用更加广泛。意识流小说最早是出现在第一次世界大战之后,是现代小说的一个重要类型。本文对意识流小说的句法特征及相关译本语言进行分析和探讨,旨在加深对意识流小说的理解。

摘要：在介绍传统的CORBA负载平衡策略的基础上,运用设计模式——Policy技术思想,设计并实现了一种基于Policy的CORBA负载平衡解决方案,抽象出了负载平衡策略接口,可以针对不同应用的需求配置不同的负载平衡策略,弥补只能满足特定应用的负载平衡设计的不足,有很大的灵活性。

摘要：在大规模并行处理系统中 ,采用共享存储和消息传递两种通信模型均存在各自的局限性 ,本文提出了一种新的改善共享存储系统性能的设计策略 :用户级共享存储协议 ,并在基于 X86处理器的分布式共享存储系统仿真器Sim DSM上对两个典型应用问题进行了测试 ,实验结果表明 ,它的性能比采用传统协议有显著提高 .

摘要：为加速卷积神经网络的前向推理速度,提出一种针对卷积操作访存连续性的优化策略。在深度学习框架Caffe中,卷积以矩阵乘法的形式实现。Caffe卷积包含两个主要操作,分别是im2col和gemm。im2col称为image to columns,负责展开输入图像;gemm是general matrix-matrix multiplication的缩写,负责完成矩阵与矩阵之间的乘法运算。在以行优先的体系结构中,通过转置操作改变输入图像的数据排列,提升im2col和gemm的访存效率。实验结果表明,卷积操作的平均加速比在40%左右。

摘要：为了减少使用仿真器对片上网络的性能、结构等进行仿真的时间,提高仿真效率,利用当代计算机的并行计算能力,设计并实现了一个并行片上网络仿真器ParaNSim.该仿真器可配置拓扑、路由算法以及虚通道等参数,既可以作为独立的仿真器使用,也可以作为一个子模块嵌入其他仿真器(如Multi2Sim)中;经过实验验证,其并行仿真能达到的加速比平均约为210%,最大加速比可达250%,因此它能有效地减少仿真时间,为大规模片上网络的仿真提供支持.

摘要：存储一致性问题和高速缓存一致性问题是共享存储并行计算机中两个最关键的问题,通过仿真器对它们进行了量化研究,设计并实现了一个存储模型仿真器MMS.基于MMS仿真了不同并行机结构模型下多种存储一致性模型的行为;针对不同类型的计算问题比较了不同的存储一致性模型,并对实验结果进行了分析;实现了几个不同的高速缓存一致性协议,并比较了它们的性能.

摘要：设计并实现了一个高可用应用开发平台,该平台提供了一个灵活的高可用编程环境,不仅包含高可用应用开发框架,还包含了应用开发所必需的检查点服务、分布式锁服务、事件服务、消息服务和成员服务等。采用该平台使得应用程序的开发只需要集中于具体的业务流程上,而不需要过多地考虑其他高可用特性,同时还可提供更强的可移植性。

摘要：当代CMP处理器通常采用基于LRU替换策略或其近似算法的共享最后一级Cache设计.然而,随着LLC容量和相联度的增长,LRU和理论最优替换算法之间的性能差距日趋增大.为此已提出多种Cache管理策略来解决这一问题,但是它们多数仅针对单一的内存访问类型,且对Cache访问的频率信息关注较少,因而性能提升具有很大的局限性.文中提出一种统一的Cache管理策略ELF,不仅可以覆盖多种访存行为,而且能够同时考虑程序中数据的临近性和使用频率信息.根据LLC中Cache块在其生命期内使用频率较低这一实验结果,ELF策略能够(1)通过基于计数的算法预测出无用块并将其尽早替换;(2)通过动态插入和提升策略过滤低重用数据,从而尽量保留那些潜在的活动数据并且使得一部分工作集免受低使用频率数据的干扰.在4路CMPs上的实验结果显示,ELF可以将全局性能平均提升14.5%,同时与PIPP和TADIP相比,可以分别达到1.06倍和1.09倍的加速比.

摘要：本文提出了一种基于部分线无向图的互连网络设计方法 ,并对其网络特性从理论上进行了充分论证 .研究结果表明 ,运用该方法可以生成各种规模的互连网络模型 ,其直径 ,路由 ,连通性和可扩展性均具有良好的性能 .

摘要：针对March类内存检测算法越来越复杂、检测时间越来越长,且更适用于对嵌入式内存芯片的检测等问题,提出一种结合硬件特征的并行内存故障检测方案。该方案包括2种并行检测方法:(1)根据DDR2的结构和工作原理设计的芯片级并行,可以并行检测一个DDR2内部的多个内存芯片。(2)根据访存控制器的结构和工作原理设计的访存控制器级并行,可并行检测多个DDR2内存条。对于芯片级并行,访存带宽越大,即并行检测的芯片个数越多,并行效果越好,从1个芯片到并行检测8个芯片,内存的检测时间几乎是呈线性递减的。对于访存控制器级并行,访存控制器数量越多并行效果越好,从1个LMC到2个LMC,内存的检测时间几乎减少了一倍。实验结果表明,2种并行检测方法不仅能够成倍加快检测速度,而且更适用于用户对内存的检测。