摘要：与普通两级差分运算放大器相比,折叠式共源共栅运放能够提供高增益、共模抑制比、电源抑制比,还能够提高带宽。基于0.35μm BCD工艺设计了一种折叠式共源共栅差分运放,要求电源电压为3.3 V^5.5 V,仿真结果表明,该电路在3.3 V电源下,各指标都满足了设计要求。

摘要：文中设计了一种应用于电流模DC-DC芯片的低延时电流比较器。其主要作用是将电感的峰值电流与所需电流进行比较,输出控制信号,以达到调节输出电压的目的。利用0.35μm BCD工艺HSPICE模型参数对该电流比较器的性能进行仿真模拟,结果表明该电流比较器的功耗为100μW,延迟时间最小为11 ns,满足设计要求,并提高了芯片性能。

摘要：文中提出了一款基于0.35μm BCD工艺的宽输入范围带隙基准。与传统带隙基准不同,所提出的带隙基准使用基准输出为运算放大器提供偏置,采用耐高压的LDMOS器件,设计实现了一款宽输入范围低线性调整率的带隙基准。利用Spectre对该电路进行了仿真验证。仿真结果表明:在4~35 V输入范围内,该基准的线性调整率仅为0.74μV/V,电源电压抑制比为-110 dB,温度系数为22.3μV/℃,静态电流为10.15μA。