摘要：为改善压控延时线(voltage control delay line,VCDL)的延时性能,用于满足延时锁相环(delay locked loop,DLL)在不同频率时钟下的工作需求,设计并实现了一种宽延时范围的压控延时线电路。该电路通过在偏置电路增加多条配置路径生成宽范围输出电流,增大基本延时单元充放电电流的范围;通过在基本延迟单元增加一个可选电容负载,进一步拓宽延迟时间范围。基于40nm CMOS工艺和1.1 V电源电压进行仿真,VCDL所占物理版图面积为0.004mm2。版图后仿真结果表明该VCDL能提供2.2~391ns的延迟,使得DLL可以工作在3~400MHz的输入频率范围。通过引入可配置结构的VCDL,为宽锁定范围的DLL系统提供了新的解决思路。

摘要：建筑幕墙作为建筑的外围护结构其热工性能直接影响建筑能耗。随着国家节能法规与建筑节能标准的出台,建筑节能引起了广泛的关注。