摘要：本文介绍了一款异构多核DSP芯片的可测性设计实现,包含存储器内建自测试、存储器修复、扫描链设计、测试压缩和全速扫描测试。文章首先对芯片架构和可测性设计难点进行了介绍,并制定了全芯片可测性设计的策略,随后介绍了具体的实现,最后给出了覆盖率结果。实验结果表明该设计的测试覆盖率符合工程应用要求。

摘要：本文简单介绍存储器内建自测试设计技术原理,针对具体的RTL实例,对自顶向下设计方法和层次化设计方法进行了比较。实例结果表明:层次化的设计方法在大型芯片的存储器内建自测试设计中,可以加速设计,减少设计迭代时间,大幅提高工作效率。

摘要：本文对高职高专GPS测量技术课程从课程定位、课程目标、课程内容方面进行了重新探讨和设计。

摘要：本文首先介绍了向量测试压缩技术的原理,随后针对具体的设计实例,引入Design Compiler^([1])工具设计实现了两种不同的测试压缩方案,最后利用TetraMAX^([2])工具进行了覆盖率分析比较。实例结果表明:超压缩方案相对于自适应压缩方案,可以获得更高的测试覆盖率,且需要的测试向量规模更小。

摘要：深亚微米制造工艺的广泛采用及越来越高的芯片工作频率,使得具有时序相关的芯片缺陷数量不断增加,at-speed测试成为对高性能电路进行测试的必要技术。文章首先介绍了at-speed测试的故障模型,以及具体测试方法,然后详细介绍了采用PLL时钟作为at-speed测试时钟时,一款芯片的at-speed测试实现方案,最后采用Fastscan及TestKompress对整个设计进行了测试向量自动生成及向量压缩。实验结果表明此方案可行,采用TestKompress进行设计更符合目前的设计需求。

摘要：为了减小开关电源中的电磁干扰(EMI),研究了单片开关电源中的频率抖动技术,并简要介绍了频率抖动技术及其原理。设计一个具有频率抖动功能的弛张振荡器,分析了以弛张振荡器原理为基础具有频率抖动功能的振荡器结构设计和原理。通过HSPICE仿真分析电路频谱,结果表明频率抖动技术能有效削减方波的各次谐波幅值,从而达到抑制电磁干扰的效果。重点从抖动范围、抖动周期两方面讨论频率抖动模型,频谱对比分析结果表明抖动范围±7%、抖动周期为128T的抖动模型,其谐波至少下降6 d B以上,高次谐波的峰值下降更为明显,满足6 d B工程裕量的要求,能有效抑制电磁干扰。

摘要：为了满足在紧急情况下人们呼叫救援的基本需求,加快紧急呼叫业务的发展速度,促进我国移动通信网领域的长足发展与进步,本文对移动通信网紧急呼叫业务的发展进行了分析与研究。首先,本文阐述了紧急呼叫业务的发展背景;其次,对我国紧急呼叫业务的开展现状进行简要分析;最后,对移动式和固定式IMS紧急呼叫业务的设计与发展进行分析,希望能为相关领域的研究和实践提供参考和借鉴。

摘要：随着集成电路工艺的发展,集成电路后端物理设计变得越来越复杂,遇到了很多新的挑战。本文介绍了一款65nm工艺百万门级芯片的物理设计过程,论述了在布局规划、电源网络规划、时钟树设计、信号完整性、可制造性设计等方面的解决方案,提出了设计方法学上的改进,提高了后端物理设计效率和芯片的良率。

摘要：介绍了嵌入式机电设备状态监测网络系统的总体设计方案,说明了嵌入式TCP/IP协议的具体实现方式,对系统进行了现场测试并分析了测试结果。

摘要：随着计算机绘图规模的需要,借助辅助硬件资源,来提高图形处理单元(GPU)处理速度的需求越来越普遍。结合计算机绘图及FPGA的特点,本文采用Top-Down的方法对GPU几何变换单元部分进行了FPGA设计实现。所有结构模块均实现了RTL级建模,并对其中较复杂的矩阵构造单元和矩阵乘法器模块给出了详细的描述。最后借助电子设计自动化工具(EDA)对整个模块进行了验证综合,结果表明,符合设计需求,该方案能很好地完成几何变换功能,资源耗费低,最高工作频率可达120MHz。