摘要：根据浇注系统大孔出流理论分析了浇注系统叠加的可行性，提出了非对称型浇注系统叠加设计方法，建立了浇注系统叠加成立的截面比条件，并进行了水力模拟试验验证。以箱体铸件为例，进行了非对称型浇注系统各单元截面积设计计算。指出叠加法是一种适用于大、中型铸件或在一箱多件情况下设计非对称型浇注系统的实用方法。

摘要：生态格网作为一种新型砌护材料,将抗腐蚀、耐磨损、高强度的低碳热镀锌钢丝、锌铝混合稀土合金镀层钢丝,包覆PVC或经高抗腐蚀处理的以上同质钢丝,采用机械铰合编制成的六铰状、六边形网孔的网片结构。具有环保性、经济性及施工便捷性等诸多优势,目前已在国内工程中得到了广泛的应用。本文结合生态格网的特点,介绍其在宁夏清水河防洪治理工程建设中的应用。

摘要：李家湾联合溢流堰位于清水河同心县城段,建设于2016年,是一座拥有防洪及景观作用的综合性水工建筑物,运行至今,对清水河岸坡稳固及生态修复起到重要的作用。本文通过对李家湾联合溢流堰式消能工的结构稳定计算,为其确定合理的结构形式及尺寸提供有力保障。

摘要：为创建精确、稳定的试件二维加速度过载环境,提高对转盘跟踪试验系统的控制精度,对系统矢量转盘进行建模,采用自适应混沌蚁群优化的RBF神经网络PID控制器,解决RBF神经网络权值优化较慢的问题,有效缩短神经网络学习时间,提高PID控制器的在线自适应能力,使转盘跟踪试验系统快速跟踪目标。仿真结果表明:自适应混沌蚁群优化的RBF神经网络PID控制器优于传统的RBF神经网络PID控制器,具有很好的准确性和快速性,对于转盘跟踪试验系统设计具有较大的工程意义。

摘要：为探索产业学院建设背景下教学方法,该文以转设后的山西工学院电子信息类专业基础课教学为研究,采用现场调研、文献查阅、数据比对等方法,通过分析产业学院建设对教学提出的新要求,以及现有教学存在的问题,设计基于OBE理念的教学体系,选取程序设计基础课程进行教学设计,并按照“基础线上学、深化课堂学、提升实践练”的线上线下混合教学模式进行实践和评价。经过教学结果对比分析,发现学生编程水平、对教学满意度,以及教师对学生的认可度都显著提高,取得较好效果,可为其他电子信息类专业基础课的教学提供借鉴。

摘要：分析了视频监控技术的发展趋势 ,对一种新型网络化数字视频实时监控系统DVSS进行了详细描述。该系统由现场测控装置和后台监控中心构成 ,组网方式为多级星型宽带局域网 ,采用TCP/IP协议进行网络通信。现场测控装置 (数字视频服务器 )是经特殊设计的专用设备 ,运行嵌入式操作系统VxWorks,实现各类信号的采集和控制信号的输出 ,视频 /音频信号的编码格式为MPEG 4。监控中心由网络服务器和多台监控终端 (PC机)组成 ,实现视频信号的集中显示和综合管理。最后对DVSS的硬件结构、软件功能和视频信号处理流程进行了介绍。

摘要：基于GF 0.18 um CMOS工艺,设计并实现了ASIC芯片中的重要组成部分−阈值产生与调节电路,包括DAC模块和基于SPI慢控接口模块的控制模块。为了有效减少ASIC芯片版图面积、降低功耗,同时提高调节精度,提出通过组合高、低两个4位的DAC实现一个8位DAC的阈值调节,其中多个通道复用一个高4位DAC进行阈值粗调,每通道各自包含一个低4位DAC进行阈值细调。SPI慢控接口模块不仅实现对8位DAC输入的控制来调节触发阈值,还能够控制前放的增益和成型时间的档位。测试结果表明:DAC模块的DNL<0.10 LSB;INL<0.18 LSB;阈值粗调范围约为900 mV;阈值细调范围约为60 mV,精度误差小于7%,可满足ASIC芯片中的甄别器对阈值调节的需求。

摘要：随着大面积气体电子倍增器——时间投影室探测器的不断发展,其对读出电子学的密度和集成度要求越来越高。基于180 nm的CMOS工艺设计完成了一款10 bit、20 MSPS的逐次逼近寄存器型模数转换器原型芯片。利用该芯片结合模拟前端模块和数字信号处理器,可实现全数字化的前端读出专用集成电路用于GEM-TPC的读出。该ADC主要由DAC模块、动态比较器模块、异步时钟生成模块和SAR逻辑模块构成。仿真结果表明,输入信号频率为1.836 MHz时,ENOB为8.61 bit,内核功耗约为3.3 mW/Ch。

摘要：SDN采用转发与控制分离的架构和集中的控制管理机制,可有效满足不同网络中不同粒度的管理控制需求。当高校科研人员进行SDN的教学和创新实验时,需要一个处理过程可感且可重新编程的数据平面来支持原理展示和自主研究。然而,传统ASIC交换机的内部实现流程不透明且转发查表架构固定,软件交换机的处理性能较低,因此无法充分支持数据平面的研究。目前,通过FPGA设计可编程数据平面,为满足不同科研场景下多样化的处理需求提供了一条可行路径。但是,在基于FPGA的可重构交换机架构和设计方法方面还缺少深入研究,主要表现在难以实现基于模块细粒度的SDN处理流程重构,现有工作复用程度低,同时无法为开源的SDN数据平面设计提供技术支持。为此,提出一种基于FPGA的SDN交换平面实现结构——RESSP(FPGA-based REconfigurable SDN Switching Pipeline)。RESSP将报文处理流程拆解成多个可动态加载的模块,针对交换机具体的应用场景,利用FPGA可编程特性对硬件功能模块进行增加、删除或替换,从而针对实际需求设计出相应的报文处理逻辑。此外,基于RESSP实现了一个SDN交换机的原型系统MiniSwitch。MiniSwitch验证了RESSP在教学科研实验中快速重构所需SDN数据平面的可行性和可扩展性。

摘要：时间敏感网络(time-sensitive networking,TSN)的核心是为标准以太网赋予关键流量的确定性转发服务,同时能够实现混合优先级业务流量的一体化传输,从而成为业界和学术界备受关注的新兴技术.相比于标准以太网交换,TSN交换通过引入高精度的时间同步特性提供门控机制和时间感知的分组调度等服务,使得以太网有能力提供确定性延迟的转发服务.目前,IEEE 802.1 TSN工作组从时间同步、流管理、流控制以及可靠性等方面对TSN的设计实现提供较为完善的标准.而现有的工作难以加快TSN技术的实现和应用,其难点在于目前缺少一种面向TSN的通用交换实现模型进行快速的原型系统搭建和关键技术的验证.为此提出一种灵活的TSN交换的实现模型***基于模块化与功能松耦合的思想,将TSN交换节点解耦为通用处理模块和时间感知模块,支持TSN交换机的快速重构.此外,FlexTSN通过扩展PTP同步协议提供一种轻量级高可靠的网络管理机制用于进行细粒度集中式的状态收集和配置.然后基于该模型在可编程的FPGA平台上实现了一种支持简化的循环队列转发模型(cyclical queuing and forwarding,CQF)的TSN原型系统.通过从资源开销和服务质量等方面进行测试评估,实验结果证明FlexTSN能够实现敏捷的原型系统组网及TSN关键技术的快速验证.