摘要：文中设计的大容量存储系统,使用国产芯片搭建系统,成本低廉;采用四级流水,32位扩展,具有较高的数据吞吐率;采用顺延替代,整块补齐,流水对齐的坏块替代方案,算法灵活高效;使用零散空间存储系统重要参数,提高了管理的可靠性。最终方案可实现吞吐量峰值达Gbps以上,容量1Tbyte。

摘要：基于空间咨询委员会(CCSDS)推荐的深空通信标准,针对码长为4096,码率为1/2、2/3、4/5的LDPC码,提出了一种实现在FPGA的编码器设计方法。根据生成矩阵的块循环特性,使用移位累加寄存器来设计编码器,3个码率使用同一套触发器,从而极大的节省了硬件消耗资源。

摘要：设计并实现一种应用于空间飞行器的嵌入式、高性能、高可靠、可重构计算机的设计与实现。硬件以MPC8240 CPU为核心,支持实时纠错编码和标准的军用总线接口MIL-STD-1553B。软件基于VxWorks实时多任务操作系统,支持基于FLASH的文件系统。介绍硬件的构成、底层软件设计和应用软件开发调试中的问题。

摘要：介绍了一种基于CompactPCI的容错计算机,采用高性能的片上系统MPC8240,双冗余的主控板,双冗余的启动代码存储区,支持实时纠错编码,支持通用的RS232标准串口、以太网口、高速输入输出1394总线、低速输入输出I2C总线。该文对该计算机的构成、设计思想与实现结果进行了介绍。

摘要：针对目前航天器件大多依赖进口的现状,使用国产器件龙芯,NAND FLASH搭建了结构灵活、扩展性强的大容量存储系统。文中介绍了龙芯小系统的具体设计,并在龙芯与FPGA之间采用PCI+HPI双接口设计,由FPGA实现协议控制、切换。系统可在多模式下工作,满足多种任务对大容量存储系统的需求。PCI协议还可通过PCI/104接口引出实现多板联合,最终实现设备地检一体化。

摘要：实现了一种适用于航天设备的大容量存储方案。给出一个基于FPGA实现的Flash控制器设计,该控制器可以完成航天应用的大容量数据存取工作。其中存储操作中设计了流水编程机制,实现了叠装芯片内部的流水编程操作,大幅度提高系统的整体存储速率,实现了高速存储的目的。同时,提出了一种完备的坏块处理机制,可以屏蔽对已知坏块的使用,并且在新的坏块产生时确保存取操作正常执行,使得大容量存储系统的存储数据无误差、无丢失,读出正常有序的数据。经板级验证,该方案的整体可以实现的最高存储速率可达100 Mbps,坏块处理机制可保证数据的正确性、完整性和连续性。

摘要：针对NAND型FLASH不易管理(地址线、数据线和命令线复用,并且芯片出厂时有坏块)的特点,文章提出了一种可靠的解决方案。该方案基于FPGA完成了对NAND型FLASH的综合管理,包括初始可写入页的查找、坏块表建立、数据写入、数据读出以及数据块擦除等操作。仿真和测试结果表明,文章的设计方案运行稳定,满足航天工程化的要求。

摘要：针对远海无人值守浮标与岸基站间的实时、可靠和高速率通信需求,研制了一种轻小型S波段卫星中继通信机。通过采用高集成度的零中频接收单元和25W高效率GaN功放发射单元,实现了对岸站遥控指令(2kbps)的接收和浮标载荷数据(2Mbps)的实时回传。通过提高收发隔离度和实时解算接收信噪比,确保了海上卫星通信的高可靠性。通过射频前端和信号处理单元等硬件的一体化设计,实现了整机的轻小型化(尺寸约为192mm×134mm×92mm,质量小于2.0kg)和低功耗(低于80W)。四级海况下的海上试验表明,S波段中继通信机能够满足复杂海况条件下远海浮标的实时高速率双向通信需求,大回路数据通信误码率Pe<10^-5。

摘要：为了提高复杂海况下海上浮标与地面站之间实时通信的可靠性,研制了一种小型化、低成本和高可靠的S频段相控阵卫星通信前端。采用多芯片集成套片技术实现了32通道TR组件的设计,采用双层微带结构实现了天线阵元的设计,完成了高速波控系统设计和相控阵天线的校准与测试。研制的32阵元相控阵天线整机质量为18.6 kg,尺寸为Φ500 mm×151 mm,功耗为176 W(24 V/7.33 A)。试验结果表明,在四级海况下,相控阵卫星通信系统能完成海上浮标到地面站1 Mb/s高码率的实时数据传输任务。

摘要：SpacWire(SpW)高速数据总线协议规定了其通信链路10 Mbps的启动速率,这使得SpW数据接口必须要能提供10 MHz的时钟(DDR数据传输的情况下为5 MHz)。在某些特殊的应用场景下,比如要求更低的待机功耗,PCB板没有该指定时钟输入或者系统时钟分频无法提供该指定时钟等,直接降低启动速率会造成链路初始化连接失败[3]。文中提出SpW高速数据总线在低于标准启动速率下建立链路的方法,对协议分析获得相应的数值,并进行仿真验证。仿真测试表明,该方法在低于标准的链路启动速率下,链路可以成功建立,具有较高的应用价值。