文献检索-宁波市创意产业特色资源库

限定检索结果

一种新结构异步FIFO的ASIC设计: 收藏
分享
引用; 《南京师范大学学报（工程技术版）》2005年第2期5卷 14-17页; 作者：周磊朱礼安苏俊杰丁晓磊赵梅顾皋蔚朱恩东南大学射频与光电集成电路研究所江苏南京210096; 介绍了一种新结构异步FIFO(FirstInFirstOut)电路的实现方案,运用整体移位实现数据正确写入和输出,使用缓冲寄存器组存放移位产生的多余数据,适用于频率不成整数倍的异步时钟域之间的数据传输.利用串联的D触发器作为同步器,避免产生亚稳...; 介绍了一种新结构异步FIFO(FirstInFirstOut)电路的实现方案,运用整体移位实现数据正确写入和输出,使用缓冲寄存器组存放移位产生的多余数据,适用于频率不成整数倍的异步时钟域之间的数据传输.利用串联的D触发器作为同步器,避免产生亚稳态,实现异步信号的同步.采用自顶向下、基于0.18μm标准单元库的半定制ASIC(ApplicationSpecificIntegratedCircuit)流程对其进行设计:使用Verilog硬件描述语言,利用VCS及Modelsim进行时序和功能仿真、SynopsysDC完成逻辑综合、ApolloⅡ实现自动布局布线.将该方案与传统的异步FIFO实现方案进行比较,面积大约缩小一半,工作速度提高约三分之一.; 来源：详细信息评论

限定检索结果