摘要：非位置概率数的计算机制已经成为边缘计算片上系统的新范式.本文介绍了概率计算(stochastic computing)的起源、发展和目前国内外的研究现状.针对传统概率计算存在诸如计算时延长、脉冲串信息携带效率低等问题,本文提出了二进制数-概率脉冲串混合编码的混合概率数概念,并从数的表示机理上阐释了二进制数、概率数和混合概率数的数理关系,进而揭示了混合概率计算所具备的低时延、高算力和高能效比的计算特点.本文基于40 nm CMOS工艺设计混合概率深度神经网络,该神经网络芯片在内核面积仅0.73 mm×0.73 mm的条件下,设计4544个乘累加(MAC)单元.在时钟频率400 MHz条件下,总功率为102.3 mW,其中动态功耗仅97μW.通过ASIC芯片的实验测试表明,混合概率计算作为一种全新的颠覆性计算范式,与其他确定性、可扩展和全并行等概率计算方案相比,其能效比分别提高了50倍、2.5倍和3.26倍.

摘要：概率计算(逻辑)是一种将二进制转换为概率编码的数字脉冲码流的逻辑计算,以计算精度与时延为代价,具有低功耗、高能效的计算优势。阐释了概率计算的基本概念,设计了单通道与多通道的概率计算电路,有效提高了概率计算的速度与精度。基于所提出概率计算电路,设计了概率脉冲神经元,从而实现了神经网络的可重构计算架构——北航筹算。该设计采用KINTEX-7(FPGA)实现,相较于传统二进制阵列乘法器构成的乘加器计算单元,概率计算的逻辑资源开销(LUT)降低80%。在SCNN网络计算实验中,测试运行了LeNet与AlexNet,时钟频率350 MHz条件下,均值能效可达0.536 TSOPS/W,PE利用率可达90%以上。