摘要：为了减小传统的最差情况设计方法引入的电压裕量,提出了一种变化可知的自适应电压缩减(AVS)技术,通过调整电源电压来降低电路功耗。自适应电压缩减技术基于检测关键路径的延时变化,基于此设计了一款预错误原位延时检测电路,可以检测关键路径延时并输出预错误信号,进而控制单元可根据反馈回的预错误信号的个数调整系统电压。本芯片采用SMIC180 nm工艺设计验证,仿真分析表明,采用自适应电压缩减技术后,4个目标验证电路分别节省功耗12.4%,11.3%,10.4%和11.6%。

摘要：作为一种新兴的通信方式,电力线通信已经逐渐进入人们的生活.为了实现更强的可靠性和更高的数据速率,分析电力线的信道特性已成为电力线通信芯片设计中不可忽略的一环.在分析噪声与衰减等传统信道特性的基础上增加了载波频偏这一新的特性,完成了整个信道的RTL级仿真和FPGA验证,并给出了DC综合结果.

摘要：文章阐述了Σ-Δ调制器的基本工作原理,构建了二阶Σ-Δ调制器的基本结构,提出了一种用Verilog HDL语言描述二阶Σ-Δ调制器的实现方法,其中采用了简单的移位方法来描述调制器的四个增益系数,以实现乘法操作,进而减小了芯片的面积。在此基础上,运用MATLAB系统工具建立了二阶Σ-Δ调制器系统的模型,并完成了系统仿真验证。在电路级完成了它的Verilog语言描述,同时运用modelsim仿真工具对电路进行仿真验证,对数据进行FFT分析,最终证明了MATLAB系统模型和Verilog代码的一致性。

摘要：文章阐述了梳状数字滤波器的基本工作原理,分析了梳状滤波器的基本结构,提出了一种简单的级联积分梳状数字滤波器(cascade integrated comb digital filter,CICDF)的实现方法,减小了芯片的面积。描绘出了系统的信号流图,并对信号流与控制流的工作时序进行了详细的分析说明。在此基础上,运用MATLAB系统工具建立了系统的模型,并完成了系统仿真验证。在电路级完成了verilog语言描述,同时运用modelsim对电路进行仿真验证。