摘要：由于在神经形态计算方面具有优良的性能,忆阻器交叉阵列引起了研究者的广泛关注.利用忆阻器与传统器件提出了1个改进的忆阻器交叉阵列电路,可以准确地存储权重与偏置,结合相应的编码方案后可以运算点积操作,并将其用于卷积神经网络中的卷积核、池化与分类器部分.利用改进的忆阻器交叉阵列和基于卷积神经网络本身拥有的高容错性,还设计了1个忆阻卷积神经网络结构,可以完成1个基本卷积神经网络算法.在卷积操作后直接存储模拟形式的计算结果,使得卷积操作与池化操作之间避免了1次模数-数模转换过程.实验结果表明:设计的面积为0.852 5cm^2芯片上的运算性能是1台计算机速度的1 770倍,在面积基本相当的前提下,性能比前人设计的电路提高了7.7倍.设计存在可以接受的微小识别误差开销,与软件运行结果相比,此电路在每个忆阻器存储6b或8b信息的情况下平均识别误差分别只增加了0.039%与0.012%.

摘要：在扫描树测试技术中,对相容单元扫描移入相同的测试向量值可以显著地减少测试应用时间,但会使测试需要的引脚数和测试响应数据量增大.为了减少扫描树测试结构需要的引脚数以及测试响应数据量,同时克服错误位扩散带来的困难,在异或网络的基础上,提出一种适用于扫描树结构的测试响应压缩器.该压缩器由扩散抑制电路和异或网络构成,通过抑制电路消除错误位扩散给测试响应压缩带来的困难.最后,用实验数据从性能上分析了该测试响应压缩器的适用性,对于ISCAS89标准电路,最高将输出压缩74倍,且没有混叠产生.

摘要：随着集成电路制作工艺的进步,多核与众核系统是片上系统的发展趋势.传统的二维网格(2D-mesh)型拓扑结构通信效率低、功耗高和时延长等缺点变得越来越明显.本文首先分析对比了几种常用拓扑结构在多核与众核情况下的性能,进而采用布线复杂度较低、性能较好的蝴蝶型胖树(BFT)拓扑结构来解决片上系统的设计和测试问题.随后,本文针对基于BFT型的片上网络提出了一种组播路由协议和节点编码设计方案,用来完成对相同核的组播测试,并且在片上路由器中对测试响应数据进行比较,从而大大降低了测试应用时间,自动测试设备(ATE)的存储开销和总能耗.模拟实验数据验证了这一结论.

摘要：过高的测试功耗和过长的测试应用时间是基于伪随机内建自测试(BIST)的扫描测试所面临的两大主要问题.提出了一种基于扫描子链轮流扫描捕获的BIST方法.在提出的方法中,每条扫描链被划分成N(N>1)条子链,使用扫描链阻塞技术,同一时刻每条扫描链中只有一条扫描子链活跃,扫描子链轮流进行扫描和捕获,有效地降低了扫描移位和响应捕获期间扫描单元的翻转频率.同时,为检测抗随机故障提出了一种适用于所提出测试方法的线性反馈移位寄存器(LFSR)种子产生算法.在ISCAS89基准电路上进行的实验表明,提出的方案不但降低约(N-1)?N的平均功耗和峰值功耗,而且显著地减少随机测试的测试应用时间和LFSR重播种的种子存储量.

摘要：针对内建自测试技术难以检测到抗随机测试故障的缺陷,提出一种充分利用测试向量中的无关位增加测试向量分组长度的方法。由含无关位的测试向量产生出相应电路内部节点的响应向量,通过分析测试向量与响应向量之间的关系,给出一些启发式规则并构建相应的有向图,用深度优先搜索方法查找出P×M个有向图的最长公共路径。实验结果表明,最大测试分组中的向量数平均增加了2.2个。

摘要：在深亚微米及纳米级集成电路设计过程中,电路的可靠性评估是非常重要的一个环节.本文提出了一种利用概率统计模型计算逻辑电路可靠度的方法,将电路中的每个逻辑门是否正常输出看作一次随机事件,则发生故障的逻辑门数为某个特定值的概率服从伯努利分布;再利用实验统计单个逻辑门出错时电路的逻辑屏蔽特性,根据此方法计算出ISCAS’85和ISCAS’89基准电路可靠度的一个特定范围.理论分析和实验结果表明所提方法是准确和有效的.

摘要：提出一种由异或门按照完全二叉树形状排列而成的树形向量解压缩器。该解压缩器的少数输出端需要由大部分的输入端来确定,而且该结构对其输出值的确定关系类似于扫描链中确定位的分布概率,可有效降低测试数据量。实验结果表明,对于ISCAS’89基准电路,该结构最高将测试数据量压缩了77倍。

摘要：提出利用RTL数据通路中加法器、减法器、乘法器作为一种产生测试向量硬件的方法，对被测模块进行测试，以降低硬件开销。实验结果表明，该可测性设计与调度算法具备良好的性能和实用性。在满足功耗约束下，硬件开销可以降低10．7％-73．4％，同时测试应用时间也有所降低，最多可以降低22．4％。

摘要：尽管扩展相容性扫描树技术可以彻底地降低测试应用时间和平均测试功耗,扫描输出的个数却大大增加.这使得测试响应的数据量增加,从而为测试响应压缩带来困难.本文提出一种基于哑元的扩展相容性扫描树方法.在这种方法里,为了不破坏未移动的扫描单元之间的关系,在移动扫描单元时一些没有实际意义的扫描单元被加进来.此方法有效地降低了电路的扫描输出个数.从而降低了测试响应数据量,节省了许多数据压缩的硬件.实验结果展示了我们的方法在保持改进的扩展相容性方法的优点的同时,扫描输出的个数比原始的扩展相容性方法有显著的降低,对于ISCAS’89的部分电路,扫描输出的个数最大降低了26.0%.

摘要：合作学习是目前世界上都普遍采用的一种富有创意和有效的教学理论和策略体系.在初中数学课堂教学中,如何让学生体验合作学习的魅力,以有效提高学生合作学习的实效？本文根据作者在实践中的经验,从引发兴趣、联系生活、激励思维、诱导创新和领略美感等方面进行了概述.