摘要：针对加权叠加(WOLA)滤波器组动态信道化结构中原型滤波器设计复杂度较高的问题,将频率响应屏蔽技术(FRM)引入该动态信道化结构,并提出一种基于FRM的WOLA滤波器组动态信道化结构。在该结构中,首先对FRM技术进行改进,提出一种新型FRM,用于设计具有互补特性的滤波器;其次,将FRM设计的滤波器作为WOLA滤波器组动态信道化结构的原型滤波器;最后,使信道之间进行部分交叠,以减少盲区造成的信号失真。仿真实验结果表明,该结构能够实现信号的动态化接收,具有较好的重构效果,与直接设计满足重构特性的原型滤波器相比,FRM设计的滤波器节省了79%的乘法器资源。

摘要：为提高二进制变种协议字段格式划分的准确率,提出一种基于深度学习的方法,能够自动挖掘协议报文序列的深层字段特征完成协议的字段格式划分。引入一种字段列特征数据集的提取方法,在传统的双向长短期记忆条件随机场网络模型的基础上增加协议字段列特征提取模块,搭建一种专门解决二进制变种协议字段格式划分的神经网络PRO-BILSTM-CRF。与二进制未知协议字段格式划分方法以及几种主流网络模型的对比实验结果表明,在变种协议字段格式划分任务上,提出模型能够取得更高准确率。

摘要：针对短波复杂信道环境下信号所属协议识别困难的问题,提出一种基于Swin-Transformer神经网络模型的短波协议信号识别算法。首先使用时频分析方法得到信号的灰度时频图作为神经网络的输入;其次设计一种基于Swin-Transformer的神经网络模型,对信号时频图进行特征提取;最后将特征与协议建立映射关系,从而实现信号协议的识别。仿真实验结果表明,在信噪比大于−4 dB的高斯信道下,所提算法的识别准确率接近100%,高于现有算法。此外,在强干扰以及多径时延衰落的信道条件下,所提算法仍具有较高的短波协议信号识别率。

摘要：针对基于校验方程符合度方法前面交织关系识别会严重影响其后所有交织关系识别的不足,本文对该算法进行了改进.改进算法根据原算法性能受限的原因进行方法设计,利用识别可靠度找到交织识别错误位置,并从降低复杂度角度出发,根据编码器的记忆特性,仅针对部分相关数据采用Gibbs样本法得到条件概率进行纠错.仿真结果表明,改进算法较原算法性能改善明显,在相同信噪比条件下,达到相同识别性能时所需数据量减少一半;在相同数据量条件下,达到相同正确率时的信噪比增益约为1dB.

摘要：本文在引入了分组码的一些基本概念之后,利用等价分组码分析了并行级连卷积码(Turbo码)的性能,指出为了使并行级连码发挥最佳性能,应采用反馈卷积码作为成员码,在这种情况下,误码率同交织器长度的倒数(1/N)成正比。这些结论为进一步构造性能优良的好码提供了理论指导。

摘要：本文分析了以非系统反馈卷积码作为子码的Turbo码的距离特性,设计了非系统Turbo码的译码器,并对等价的系统和非系统Turbo码的性能做了比较。

摘要：针对现有短波信道模拟器在FPGA实现时存在占用资源多,计算量大的问题,采用α稳定分布的方法实现多普勒频率扩展,提出采用查表实现各个模块。仿真结果表明,模拟器消耗的资源大幅度减少,证明了有效性。且模拟器产生的信道衰落分布与理论值吻合,模拟器设计值与设置的信道时延,多普勒效应基本一致,误差为0.39%,证明了其准确性,可高效准确地用于模拟短波电离层对信号的影响。