摘要：探讨提高逻辑分析仪数据采集速率的途径,提出了一种提高逻辑分析仪数据采样率以及实现高速数据观察窗口在数据流中准确定位的新技术,论述了按照该技术设计的逻辑分析仪的基本结构和原理。用分相采样技术在普通逻辑分析仪基础上设计高速数据采集部分,并利用低速触发识别来定位高速数据窗口,以较小的代价实现高速数据采集和数据观察窗口的定位,增加设计的灵活性,提高逻辑分析仪的性价比。

摘要：针对专用伪随机序列发生器的不足,对基于高速数据发生器的伪随机序列及其产生作了较深入的研究。阐述了伪随机序列的几种码制和产生方式,提出了基于高速数据发生器的伪随机序列设计的一般原则和方法,并给出了典型伪随机序列在高速数据发生器中的设计实现和实验结果。

摘要：就笔者所承担型号项目“逻辑分析仪”的开发研制中的若干关键技术进行论述 ,着重阐述其系统设计的虚拟仪器概念与原理、基于低速器件的高速数据采集技术、基于软件设计的数据窗定位技术、以及基于系统调试与产品生产考虑的可测性设计。工作为我国高速逻辑分析仪的开发和生产奠定了基础。

摘要：本文提出一种基于沿发生及沿合成原理的高速脉冲波形合成技术。该技术通过精确控制脉冲上升沿和下降沿的定时发生,实现脉冲宽度和信号延迟的高分辨率;通过计数器与可编程延迟器件的合理搭配,实现脉宽和延迟的大范围调整;同时控制触发模块的时钟频率,可方便地调整脉冲或脉冲序列的重复频率,并最终实现高速脉冲波形的合成。文章论述了该技术的基本原理,给出了设计实例和测试结果。

摘要：简要介绍了软硬件协同仿真技术,指出了在进行SoC设计时软硬件协同仿真的重要性,提出了SoC-DSP模块的一种软硬件协同仿真的方法.

摘要：片上网络是对微系统芯片的传统片上互连结构的统一和发展,一种新的集成电路设计技术只有在它的测试技术发展完善后才能被广泛使用。首先建立了片上网络路由器FIFOs的功能模型,在此基础上,提出了一种基于可测性设计技术并且具有线性计算复杂度O(n)的FIFOs测试算法,论述了一种新颖的复用片上网络、共享内建自测试(BIST)结构对片上网络路由器FIFOs并行测试的方法。实验数据分析表明这种测试方法具有较高的故障覆盖率、较小的测试时间和片上资源开销。

摘要：随着随钻测井技术的高速发展,多维立体化地层数据的实时传输变得尤为重要。针对目前传统传输方式的低速率、高成本及非实时性,提出了一种基于非连续正交频分复用调制的声波传输方式。首先,利用传输矩阵法对钻柱信道的幅频特性进行仿真,并在此基础上提出了信道估计算法以获取子信道的频率响应;然后,采用双加速度传感器阵列接收相移声波信号,通过接收信号的相关性可以有效的抑制上行传输中地面强噪声的干扰;最后设计了一套通信测试装置,对实验钻柱信道下系统传输性能进行验证。仿真及实测结果表明,该方案可以具有较高的传输速率和可靠性。

摘要：本文阐述了利用虚拟仪器概念研制的 40 0 MHz/ 10 2通道虚拟逻辑分析仪原理 ,并对其中的控制电路设计及系统数据分析软件设计两项关键技术进行了论述。本工作为我国开发。

摘要：本文在简述任意波形发生器原理的基础上,详细介绍了一种基于USB总线的任意波形发生器的系统构造方案,其中分析了波形数据传输、波形输出硬件模块,以及USB固件的设计方法等,系统实现了低配置、高性能及即插即用等特点.

摘要：提出了一种将高速脉冲信号产生转换为可控直流电平产生、脉冲频率信息产生及脉冲合成输出的设计思想。可控直流电平控制脉冲的高低电平值;脉冲所需的频率信息通过可编程数字信号产生,该数字信号控制脉冲的波形包括脉宽和延迟;而脉冲的上升/下降时间则通过调整脉冲合成电路的充放电电流来控制。产生脉冲最小脉宽5ns,最大幅度7V,电平精度0.1V,最小上升/下降时间2ns。