文献检索-宁波市创意产业特色资源库

限定检索结果

检索条件"作者=席鹏飞"

共 2 条记录，以下是1-10 订阅

全选清除本页清除全部题录导出标记到"检索档案"

视图：

排序：

基于JESD204协议的高速串行采集系统: 收藏
分享
引用; 《电子科技》2015年第5期28卷 17-19,23页; 作者：冉焱席鹏飞西安电子科技大学电子信息攻防对抗与仿真重点实验室陕西西安710071; 在通信设施、成像设备、工业仪器仪表等需要大量数据的系统中,要求数据转换级提供越来越宽的分辨率和越来越高的采样率。并行接口的物理布局和串行LVDS方法的比特率限制,给设计人员带来技术障碍。文中基于Xilinx Vertx6 FPGA的GTX高速...; 在通信设施、成像设备、工业仪器仪表等需要大量数据的系统中,要求数据转换级提供越来越宽的分辨率和越来越高的采样率。并行接口的物理布局和串行LVDS方法的比特率限制,给设计人员带来技术障碍。文中基于Xilinx Vertx6 FPGA的GTX高速串行接口实现了JESD204B协议,有效地解决了传统采集数据并行传输时的各种问题。; 来源：详细信息评论

基于EDK的高速数据收发嵌入式用户IP核设计: 收藏
分享
引用; 《电子科技》2015年第2期28卷 164-168页; 作者：范晓星席鹏飞孟琪西安电子科技大学电子信息攻防对抗与仿真技术教育部重点实验室陕西西安710071; 介绍了基于FPGA嵌入式系统的多通道高速数据收发模块的用户IP核设计。在Xilinx公司的ISE开发工具中,用FPGA器件中的硬核Rocket IO及软核FIFO设计用户逻辑;使用嵌入式开发工具EDK封装成可在FPGA嵌入式系统中使用的用户自定义IP核,最后通...; 介绍了基于FPGA嵌入式系统的多通道高速数据收发模块的用户IP核设计。在Xilinx公司的ISE开发工具中,用FPGA器件中的硬核Rocket IO及软核FIFO设计用户逻辑;使用嵌入式开发工具EDK封装成可在FPGA嵌入式系统中使用的用户自定义IP核,最后通过实际测试验证了该方法的实效性。; 来源：详细信息评论

全选清除本页清除全部题录导出标记到“检索档案”

共1页<< <1> >>

聚类工具回到顶部