摘要：设计了一种改进的电平移位电路。该电路采用交叉耦合结构,在不明显增加电路复杂度的情况下,显著提高了高压栅极驱动集成电路(HVIC)的噪声免疫能力。整个驱动器基于0.35μm 600 V BCD工艺设计。仿真结果表明,设计的HVIC可以实现高达125 V/ns的dV/dt噪声免疫能力,并在15 V电源电压下允许VS负电压过冲达到-9.6 V。此外,从理论上分析了改进电平移位电路的本级传输延时。同传统HVIC相比,设计的HVIC整体的传输延时得到了优化,降低到54 ns左右。

摘要：为减小脉冲关断延迟,提出了一种用于数字峰值电流模Buck的高精度数字脉冲宽度调制器(DPWM)的设计方案。采用粗调与细调相结合的分段式架构思想,粗调部分由全局时钟控制计数器-比较器模块构成,细调部分由锁相环组成的相移电路、计数器-比较器、多路选择器和逻辑门构成,以此产生不同精度的两段式延迟叠加,实现较高的DPWM输出精度。采用Vivado和Xilinx7系列FPGA,仿真并测试了搭载高精度DPWM的Buck。仿真结果表明,DPWM时间分辨率为250 ps,精度为0.01%。此外,测试结果表明,与低精度DPWM相比,设计的高精度DPWM一定程度上抑制了系统的极限环振荡,提高了Buck的环路带宽及系统稳定性。

摘要：为提高低功耗条件下运放电路的工作速度,基于Class-AB复合型差分对、非线性电流镜传输、交叉耦合对管正反馈3种结构的有机组合,提出了一种高速运算跨导放大电路(OTA)的结构设计方案.该方案在低功耗条件下,电路具有优异的摆率倍增性能,同时电路小信号带宽与低频增益得到一定程度的改善.电路采用CSMC 0.5μm CMOS工艺进行设计并完成MPW流片.在5 V电源电压下测试得到的电路静态功耗仅为11.2μA,最大上升沿与下降沿摆率分别为10和2 V/μs,低频增益60 dB以上,单位增益带宽达到3 MHz.结果表明,新型Class-AB OTA电路比同类参考OTA电路具有更高的大信号瞬态响应品质因子.

摘要：可测性设计DFT技术已成为IC设计中的一个重要技术。对于不同复杂程度及规模的IC ,应选择不同策略的测试方案以达到设计成本和周期的目标。

摘要：为了改善系统在宽负载范围内的整体效率,设计了一种基于双频脉冲频率调制(PFM)控制模式的升压式DC-DC变换器.首先,选定2个固定的频率.通过检测负载的变化,使得变换器在轻载或重载时工作于其中的1个频率下,而中载时则通过选择2个频率的不同组合来稳定输出电压,提高全载效率.继而设计了一个双频振荡器电路模块.整个芯片设计基于0.5μm CMOS工艺,并在Cadence工具中完成模拟仿真和版图设计.流片芯片测试结果表明,系统在整个负载范围内的转换效率高于75%,最大输出电流可达300 mA,芯片的实际性能达到设计要求.因此,采用这种控制方法能有效提高系统的全载效率,所得变换器可望具有良好的电磁干扰特性.

摘要：基于TSMC 0.35μm CMOS工艺,设计并实现了一种用于锁相环(PLL)频率合成器中的低相位噪声LC压控振荡器.这种压控振荡器采用互补交叉耦合差分结构,利用开关电容阵列技术增大频率调谐范围,并结合大滤波电容、二次谐波谐振滤波网络、开关电容阵列和偏置滤波网络来降低相位噪声.采用TSMC 0.35μm CMOS工艺完成前仿真、版图设计与后仿真,芯片面积为1 285.3μm×1 162.7μm.流片测试结果显示,LC压控振荡器的频率调谐范围为1.558～2.065 GHz,调谐范围高达28%,中心频率处的相位噪声为-133.3 dBc/Hz@1 MHz,综合性能指数为-183.3 dBc/Hz.由此表明,所设计的压控振荡器具有比较优异的综合性能.

摘要：提出了一种简化的用于数字控制DC-DC变换器的模糊控制算法——单输入模糊控制算法.通过在算法中引入符号距离法,将常规模糊控制算法中的2个输入简化为单个输入,从而使相应的模糊规则条数明显减少.在此基础上,采用FPGA设计了单输入模糊控制器,并进行了系统验证.测试结果表明,在输入电压为2.7～3.5 V、输出电压为0.8～1.5 V的Buck型DC-DC开关变换器中,系统的建立时间小于150 ms,稳态误差小于10 mV.与常规模糊控制器相比,这种单输入模糊控制器具有设计、调节和硬件实现简单等优势,因而有望在数字控制DC-DC变换器中得到广泛应用.

摘要：提出了一种用于恒压AC-DC变换器的新型模拟指数波产生电路,并据此设计了一种受误差放大器输出动态调节幅值的可变指数波产生电路.该结构能够解决传统三角波恒压控制负载调节范围窄的问题,且相比于其他指数波电路,所提出的电路结构简单,可以有效节省版图面积,输出波形平滑,误差较小.对所提出的指数波产生电路输出电压进行了完整的分析和公式推导,并基于Nuvoton 0.35μm BCD工艺在Cadence Spectre仿真平台上验证了指数波产生电路的可行性和有效性.经仿真验证,轻载下的开关频率能够降低为三角波控制方式下的1/4,有效降低了轻载开关频率,且改进后指数波应用于恒压AC-DC变换器系统中负载调整率仅为0.542 mV/mA.

摘要：设计了一种低压差线性稳压器,对其结构原理进行了分析,并用0.6 μm BiCMOS工艺进行模拟验证.Hspice模拟结果表明在输出负载电流为150 mA,温度为25 ℃,输入电压为4.3 V时压差为120 mV,输出噪声74.2 μVRMS,静态电流只有15.43 μA,而待机工作模式静态电流小于0.04 μA.体现其具有低功耗、低噪声的优点,且该稳压器可工作在3.45～10 V电源电压范围,并有过温保护和限流保护功能.

摘要：设计并实现了一种动态补偿、高稳定性的LDO。针对LDO控制环路稳定性随负载电流变化的特点,给出一种新颖的动态补偿电路。这种补偿电路能很好地跟踪负载电流的变化,从而使控制环路的稳定性几乎与负载电流无关。设计采用CSMC 0.5μm标准CMOS工艺,利用Cadence的EDA工具完成电路设计、版图绘制和流片测试,最终芯片面积为400μm×650μm。设计的LDO工作电压为3.5～6.5 V,输出电压为3.3 V。结果表明,在提供100mA负载电流情况下电压差为200 mV,负载瞬态变化时最大输出电压过冲为100 mV,由电源电压变化和负载变化引起的输出电压误差分别为0.003%/V和0.005%/A,电源抑制比低频时为80 dB,1 kHz时为50 dB,整个电路的静态电流约为34μA。上述结果表明该LDO达到设计指标。