摘要：学校办公室是学校工作的协调中心,学校的许多工作往往需要多部门配合来完成,学校各项工作是否能顺利进行,各项决策、决定是否能有效落实,各项制度是否能得到良好的贯彻执行,需要有和谐的工作环境,需要各个环节、各部门的协调配合,才能取得更好的工作效果.这就要求办公室工作人员不断提高自身素质,努力提高协调与协作能力.

摘要：如今,恶劣的电磁环境已经对电子系统的安全构成了严重威胁。氮化镓基高电子迁移率晶体管的优异性能使其更加适合于高功率,高频应用领域。随着晶体外延材料质量的不断提高和器件工艺的改进,氮化镓器件向高功率和小型化方向快速发展,器件的可靠性和稳定性受到巨大挑战。深入研究了增强型氮化镓高电子迁移率晶体管的强电磁脉冲损伤效应,通过分析器件内部多物理量分布的变化,探究其失效机理。研究结果表明,强电磁脉冲作用下器件的损伤主要是由自热效应、雪崩击穿和热载流子效应等不同的热累积效应引起的。在此基础上,进行了多重防护设计,并通过仿真研究进行了验证。结果表明,氧化铝作为钝化层材料可以增强器件的击穿特性,提高其抗电磁干扰能力;同时,也可以通过在源极和栅极串联电阻的方式提高器件的抗强电磁脉冲损伤能力。以上结论对于工作在恶劣电磁环境中氮化镓器件设计具有重要的参考意义。

摘要：以检测器电路为例,利用APD(AdvancedPackageDesigner)软件实现了电路的多芯片组件布局布线设计.结合信号在时域和频域的反射、延时和电磁干扰分析结果,对电路布局布线结构进行了反复调整.采用50MHz脉冲信号触发,噪声裕量增大了124 86mV;上、下过冲分别减小了180.61mV,465 36mV;传输延时、开关延时和信号建立时间分别缩短了0 407835ns,0 4188ns,0.35968ns,同时输入信号的相对延时不超过0 2ns,电磁干扰强度也减小了10%以上.仿真结果表明经调整和改进后的电路布局和布线设计可以满足信号传输的要求.

摘要：基于对静电放电(electrostatic discharge,ESD)应力下高电压、大电流特性的研究,本文通过优化晶格自加热漂移-扩散模型和热力学模型,并应用优化模型建立了全新的0.6μm CSMC6S06DPDM-CT02CMOS工艺下栅接地NMOS(gate grounded NMOS,ggNMOS)ESD保护电路3D模型,对所建模型中漏接触孔到栅距离(drain contact togate spacing,DCGS)与源接触孔到栅距离(source contact to gate spacing,SCGS)对保护电路鲁棒性指标--开启电压、击穿电压、自热峰值等参数的影响进行了系统研究.仿真结果表明,DCGS和SCGS的改变对保护电路的开启电压和热平衡没有影响,而DCGS比起SCGS对保护电路的击穿电压和器件的自热峰值敏感度更高,但持续增大DCGS和SCGS并不能单调提升保护电路的击穿电压值以及降低器件的自热峰值,因此不宜单一通过增大DCGS和SCGS的方式来改善ESD保护电路的鲁棒性.仿真结果与0.5μm和0.6μm CMOS工艺流片的传输线脉冲(transmission line pulse,TLP)测试结果对比显示,本文建立模型的仿真结果较好地反映了保护电路在ESD条件下的电、热特性趋势,其结论与测试结果符合.本文的研究结果为次亚微米ggNMOS ESD保护电路版图设计中的参数选取提供了依据.

摘要：提出了一个新的三维混沌系统,对它奇特的动力学行为展开了理论分析和数值仿真。此系统具有无穷多个平衡点,全部位于一个平面的双曲线上。在状态和参数的组合变换下,系统能生成对称的隐藏吸引子。在双参数的对称变换下,混沌具有不变性。同时,系统轨道出现了大幅度的跃迁现象。最后,设计出单参数调节的线性状态反馈控制器,在有限时间内消除混沌。

摘要：随着互连尺寸及其间距的减小,由电容引起的耦合效应已成为影响VLSI设计的关键因素之一.采用耦合互连的L模型,基于主极点近似的方法给出了耦合噪声的时域解析表达式,讨论了影响峰值噪声电压的因素.与已有的方法相比,模型得到了简化,而精度并未损失,它可以广泛应用于考虑耦合效应的版图优化.

摘要：针对VLSI设计中存在的互连电感效应、热电耦合以及互连温度分布的问题,提出一种缓冲器插入延时优化方法.首先根据互连温度分布的特点得出其电阻模型和延时模型,通过延时、功耗和温度之间的热电耦合效应求得考虑互连温度分布的缓冲器插入最优化延时,利用Matlab软件求得最佳优化结果.采用该方法针对45 nm工艺节点的缓冲器插入进行分析和验证,证实了方法的有效性.研究表明,忽略互连电感效应会高估芯片的优化延时,忽略互连温度分布会低估芯片的优化延时,在全局互连尺寸较小(线宽为245 nm)时,忽略互连温度分布会低估互连延时8.71%.

摘要：使用RLC传输线模型对多芯片组件的互连进行表征,通过对输入互连的电流及其等效电阻的近似,推导得出多芯片组件互连功耗的频域数学表达式,并给出了计算机仿真实验结果.最后验证了文中方法的有效性.

摘要：本文提出了一种带栅漏间表面p型外延层的新型MESFET结构并整合了能精确描述4H-SiC MESFET工作机理的数值模型,模型综合考虑了高场载流子饱和、雪崩碰撞离化以及电场调制等效应.利用所建模型分析了表面外延层对器件沟道表面电场分布的改善作用,并采用突变结近似法对p型外延层参数与器件输出电流(I_(ds))和击穿电压(V_B)的关系进行了研究.结果表明,通过在常规MESFET漏端处引入新的电场峰来降低栅极边缘的强电场峰并在栅漏之间的沟道表面引入p-n结内建电场进一步降低电场峰值,改善了表面电场沿电流方向的分布.通过与常规结构以及场板结构SiC MESFET的特性对比表明,本文提出的结构可以明显改善SiC MESFET的功率特性.此外,针对文中给定的器件结构,获得了优化的设计方案,选择p型外延层厚度为0.12μm,掺杂浓度为5×10_(15)cm-3,可使器件的V_B提高33%而保持I_(ds)基本不变.

摘要：在考虑了电导率调制效应的情况下对深亚微米静电放电(electrostatic discharge,ESD)保护器件的衬底电阻流控电压源模型进行优化,并根据轻掺杂体衬底和重掺杂外延型衬底的不同物理机制提出了可根据版图尺寸调整的精简衬底电阻宏模型,所建模型准确地预估了不同衬底结构上源极扩散到衬底接触扩散间距变化对触发电压Vt1的影响.栅接地n型金属氧化物半导体器件的击穿特性结果表明,所提出的衬底电阻模型与实验结果符合良好,且仿真时间仅为器件仿真软件的7%,为ESD保护器件版图优化设计提供了方法支持.