摘要：浮点单元是高性能处理器的速度瓶颈之一,基于广泛应用的开源RISC-V浮点单元原型,设计了一种面向RISC-V处理器的高速浮点单元。对该原型中时序最差的浮点融合乘加、整数转浮点、除法开方子模块分别进行静态时序分析,并定位其中需要优化的关键模块。针对该浮点单元原型中存在的问题,提出基于算法优化和流水线优化的设计思路,设计基4 Booth-Wallace乘法模块替代原有多位宽乘法模块,设计基于二叉树的并行前导零检测模块替代原有串行前导零检测模块,增加了部分子模块的流水线级数。基于SMIC 55 nm工艺对优化设计前后的RISC-V浮点单元原型进行了性能评估,优化后的工作频率达到820 MHz,提升了39.46%,而面积开销增加了15.14%。

摘要：随着特征尺寸的不断减小,CMOS集成电路更容易受到软错误的影响,可靠性设计已成为处理器设计中的重要考虑因素之一。基于对RISC-V特权级别、系统上下文、映射方法的研究,提出了一种面向RISC-V处理器的检查点和回滚恢复方法,并基于此实现了一种面向RISC-V的检查点和回滚恢复容软错误架构。在基于Artix-7开发板实现的e203 RISC-V内核中对该容错架构进行了仿真试验。试验结果表明,所提方法可以实现预期的容软错误功能,提高了RISC-V处理器的可靠性。

摘要：在无线传感器网络节点的开发和应用中,往往采用多类型电源供电的方式来满足不同场合的要求,因此不同供电源之间的相互保护成为一个重要问题。以提高多类型电源供电时节点的安全性为目的,通过二极管和MOS的开关特性隔离多种供电电源的相互干扰,提出了一种多类型电源供电、高安全性的电源电路,详细阐述了电源系统的设计思路与电路结构。仿真结果表明,该电源方案能有效提高无线传感器网络节点电源电路的易用性和安全性。