摘要：随着半导体产业的快速发展,硬件木马已经对集成电路的可靠性和安全性带来了巨大的隐患。现有的研究表明,电路的关键路径易受到硬件木马的攻击。针对电路的关键路径提出了预防硬件木马插入的实时监测方案。根据电路的拓扑逻辑顺序计算电路各个路径的延时,选取电路延时最大的路径作为电路的关键路径,计算关键路径上所有节点的转换概率,优先选择关键路径上低于特定阈值的节点进行监测器设计。同只检测电路主输出的逻辑测试法相比,充分考虑了关键路径上硬件木马的激活不改变主输出的情况。实验结果表明,该方案在最多增加24.32%的面积开销下,可以有效地预防和监测硬件木马在ISCAS85电路关键路径的插入。

摘要：受环境变化和老化的影响,物理不可克隆函数(PUF)会呈现输出不可靠的问题,这会降低它们在识别和认证应用中的接受度。改善PUF可靠性的现有方法包括更好的结构设计、后处理误差校正、不匹配选择等,但这些方法在测试时间和设计开销方面成本较高。因此,提出了一种针对PUF映射单元的稳定性测试方案。基于量化竞争路径延时差异的测试策略,通过识别和筛选掉使PUF结果不稳定的映射单元,选择性映射到合适的片(Slice)上,在SRAM型FPGA上实现了一个低资源开销、高可靠性的SR-Latch PUF。实验结果表明,PUF单元被紧凑地映射进一个Slice,其资源开销较小。当温度变化为20℃~80℃、电压波动为0.8~1.2 V时,在三个FPGA平台进行多次重复测试,没有检测到不可靠的PUF位,可靠性达到100%。

摘要：纳米工艺下,负偏置温度不稳定性(NBTI)成为影响电路老化效应的主导因素。多输入向量控制(M-IVC)是缓解由于NBTI效应引起电路老化的有效方法,而M-IVC的关键是最佳占空比的求解。在充分考虑时序余量的设计与电路实际操作情况下,对电路采用了静态时序分析,精确定位电路中关键路径。对关键路径采用改进的自适应遗传算法求解最佳占空比。实验结果表明:在时序余量为5%时,电路的平均老化率相比现有方案降低了1.49%,平均相对改善率为18.29%。

摘要：在集成电路的设计和测试过程中,黑盒模块,未初始化的时序单元,时钟域交叉和A/D转换器的错误行为等情况常常会导致电路中未知值X的出现.电路中X值的传播会严重影响故障的激活和敏化,降低测试覆盖率.针对电路多个输入为X值的情况,本文提出了一种的基于极端随机树算法的测试覆盖率损失的预测方法.通过对电路进行仿真分析,区域划分,提取结构特征等步骤提取出数据集,训练出高准确率高稳定性的预测模型,达到快速分析多点X值输入下电路测试覆盖率损失的目的.实验结果表明,本文模型的平均预测准确率达到了94.47%,相比于同类方法增加21.71%.单个电路的预测结果最低为89.03%,最高为99.99%,表明了本文预测模型具有很好的稳定性.

摘要：随着基于模块化的电路设计变得越来越复杂,未初始化的时序单元、设计中的黑盒、时钟域交叉以及模数转换器的错误行为等原因会导致电路中出现未知的逻辑值(X),降低电路测试集的测试覆盖率.为了快速确定电路中X值输入对测试覆盖率的影响,提出了一种基于机器学习的方法来预测X值输入的灵敏度.首先通过拓扑算法计算电路的各项基础结构参数;然后对电路进行区域划分,提取特定的电路特征参数作为原始数据集;最后利用随机森林模型对所有电路中得到的数据集进行训练和预测.实验选择ISCAS’89和ITC’99中的部分电路作为数据集来源,与现有的预测方法相比,该方法总体预测准确率达到90.27%,提高了14.69%,大型电路预测准确率达到93.32%,提高了19.49%.实验结果表明,该方法具有更高的准确率和更好的泛化能力.