摘要：为了达到通信平台的高速、远距离、国产化以及零误码率的要求,创新性地运用了国产SMQ7K325T系列FPGA为主控核心、国产SM54X10系列电源芯片为供电核心、国产四路收发一体有源光缆组件为传输核心并设计了双路冗余的软件框架。利用Vivado中提供的相关资源以及软件测试代码,完成了高速通信平台的国产化设计及测试。根据任务要求,在高、低温试验,振动试验以及电磁干扰试验等复杂环境下,经过多次的测试验证,通过观察眼图以及对误码统计信息的研究,表明该平台可以做到以1.25 Gbit/s的传输速度在百米光纤链路上实现远距离、双冗余、零误码率传输,已经在某项目中正式应用。

摘要：随着FPGA设计复杂度的增加,传统测试方法受到限制。在高速集成FPGA测试中,其内部信号的实时获取和分析比较困难。介绍了Quartus II中SingalTap II嵌入式逻辑分析器的使用,并给出一个具体的设计实例,详细介绍使用SignalTap II对FPGA调试的具体方法和步骤。实验结果表明,应用SignalTap II对FPGA进行测试,操作方便,实时性较高。

摘要：针对目标飞行器定位的广泛应用,提出了一种基于单片机和CPLD硬件平台的新型GPS实时定位系统,该系统由目标发射机和GPS接收机组成。两部分实现通用化设计,均由GPS模块、中控模块、无线射频模块、电源管理模块等模块组成。系统工作时,目标发射机通过无线串口发送GPS数据,地面GPS接收机完成数据的采集与编帧并经FT245接口回传PC终端以实时监测和事后分析。测试结果表明:该系统能够实时地、精确地完成不同环境下多种飞行器的定位。

摘要：针对现有编码系统处理视频格式单一的问题,提出多接口视频编码方案,采用TI DSP(TMS320DM8168)+FPGA构架,将多种常见的视频接口设计在同一系统中,应用FPGA采集视频数据后传送给DM8168,通过软件控制送至各子模块,进行编码。经长期测试结果表明,该系统编码性良好,视频显示无误码,适用性和通用性更强。

摘要：设计了一种基于FPGA和ADV212为核心的图像数据实时压缩系统。该系统采用LVDS传输图像数据,利用FPGA为主控单元完成图像数据的接收,以及对ADV212的模式配置,数据写入,读取并把压缩数据实时上传到上位机,经过实际测试,该系统处理速度高,压缩较好,失真度小,具有较高的实用价值。

摘要：针对弹载记录设备搜寻困难的问题,设计了一种基于低功耗单片机MSP430的无线信标机系统。该系统以单片机为主控单元,接收GPS模块定位信息,以频率合成技术为依托,使用DDS芯片对定位数据进行高频BPSK调制,并通过对电源模块的灵活控制,降低系统功耗、延长工作时间。实测数据表明,该信标机输出的调制信号频率可达到400 MHz,功率可达到1.92 W,信标机的工作时间为24 h,能满足记录器回收要求。

摘要：随着传感器和采集存储器在各种导弹装置中的广泛应用,为满足某强冲击试验装置在飞行中的数据及弹体膛内运动参数在测量中高速准确存储数据和回读数据的需要,文中设计一种针对强冲击试验装置测试弹存储器的回读系统。该系统分为硬件设计与软件设计,硬件部分采用锂电池供电,以FPGA为控制核心,USB控制芯片选用FT232H,FLASH存储芯片选用K9WBG08U1M;软件部分设置有FT232通信协议,并将FT232H配置为异步FIFO接口,提升传输速率,且FPGA内部FIFO为数据缓存负责缓存回读数据。经过试验验证和实际工程运用,完成系统设计,回读系统满足小型化便携式设计原则,结果实现了回读系统与上位机之间的数据通信,最终能够达到8 MB/s的速度并能准确完成数据传输、存储和回读工作,还能有效分析存储记录,具备一定的工程实用价值。

摘要：针对传统应变采集系统信号调理电路复杂繁琐及其采集精度低等问题,设计了一种基于现场可编程模拟阵列FPAA(Field Programmable Analog Array)信号调理电路的应变采集系统。该系统在FPAA信号调理电路和FPGA的协同处理下具有高增益、高线性度以及高精确性的特点,实现了应变变化与输出电压的线性对应关系,且具有极低的非线性误差,多次实验均保持在0.4%以下。实验表明,用FPAA信号调理电路实现的应变采集系统应该具有更加广泛的前景与应用。

摘要：针对以往输出模拟信号的过载传感器传输稳定性差、抗干扰性差、操作不便等问题,提出了一种可实现数字信号输出的新型过载传感器。选用基于MEMS技术的电容式加速度计实现对过载信号的高精度采集,信号经调理电路后通过STM32微处理器内部的模数转换模块处理数据,采用RS-485通信总线实现数字信号的传输,最终实现过载参量的灵敏采集和数字信号输出。实验证明,该传感器在性能可靠性及功能完整性方面均满足设计要求。

摘要：针对RS-422接口与1553B总线接口无法直接进行高可靠性数据通信,提出了一种基于BU-61580总线控制器的接口及容错设计;设计采用1553B接口芯片BU-61580,通过FPGA控制完成了RS-422与1553B的接口控制及二者之间的数据处理;在硬件接口设计的基础上,设计IP-CORE完成BU-61580的芯片配置,并通过增加容错设计提高了总线控制器数据通信的可靠性;经测试结果显示,计算机通过总线控制器与RT终端通信稳定、可靠,并应用于某测试系统中。