文献检索-宁波市创意产业特色资源库

限定检索结果

高吞吐量低存储量的LDPC码译码器FPGA实现: 收藏
分享
引用; 《西安电子科技大学学报》2008年第3期35卷 427-432页; 作者：张桂华张善旭李颖西安电子科技大学电子工程学院陕西西安710071 西安电子科技大学综合业务网理论及关键技术国家重点实验室陕西西安710071; 针对规则(r,c)-LDPC码,设计了一种基于Turbo结构的FPGA译码实现算法,采用多路并行译单帧数据,多帧并行译码的结构,具有收敛速度快和存储量低的特点.为实现多路并行译单帧数据,首先将LDPC码划分成几个超码,并对每个超码内的单校验码采用...; 针对规则(r,c)-LDPC码,设计了一种基于Turbo结构的FPGA译码实现算法,采用多路并行译单帧数据,多帧并行译码的结构,具有收敛速度快和存储量低的特点.为实现多路并行译单帧数据,首先将LDPC码划分成几个超码,并对每个超码内的单校验码采用并行BCJR算法.同时,为简化并行BCJR译码时的内部结构和控制单元的复杂度,提出一种修正的分圆陪集构造方法.在具体实现中,采用了3帧并行译码的结构来进一步提高吞吐量.对一个码长为1 600,规则(3,5)-LDPC码,用Altera公司的StratixEP1S25 FPGA芯片设计了译码器,在主频40 MHz条件下采用20次迭代,可使吞吐量达50 Mbit/s.; 来源：详细信息评论

限定检索结果