摘要：在片上系统(SOC)的参数化设计方法中,参数的大量增加加大了SOC集成和参数优化选择的复杂程度.新方法对原有的硬件描述语言进行了扩展,并建立了参数自动配置环境,该环境由一组Perl和Shell脚本组成,能够自动根据参数设置生成正确的硬件描述.通过分析SOC参数的基本属性,利用邻域搜索算法针对功耗进行自动参数优化,得到性能和功耗的最优解.该方法可以加快IP设计和SOC集成进程,减轻设计强度和减少设计错误,大大缩短了优化周期.该方法已成功应用于一款RISC处理器和基于它的SOC开发.

摘要：随着近年来大规模可编程逻辑器件技术的发展 ,为了提高设计的灵活性、可靠性和复用性 ,以A16/D16型寄存器基仪器为例 ,提出了VXI仪器通用接口电路模块的集成化设计方法 ,结论可以推广到一般的A2 4和A32仪器 。

摘要：为了减少以地址偏移为主要寻址方式的精简指令处理器中数据cache的功耗,提出了充分利用读写指令相对于基地址的关联性,减少对cache的数据存储器和标志存储器的访问次数.通过建立两个数据结构来保存组选择信息:一个与通用寄存器一一对应的有效位表用来保证基地址仍然维持在原cache行;一个组选择信息表用来记录最近的cache访问的组选择信息,减少比较代价.该方法适用于多个组的组关联cache和可锁定的cache设计,已被应用于200 MHz的精简指令集(RISC)处理器中.该处理器采用TSMC0.18μm工艺,对一些基准程序进行了测试,结果显示该方法可以节省大约30%的数据cache功耗,还具有硬件代价小的优点.

摘要：提出一种基4的Montgomery模乘算法及优化的硬件结构,将传统基2模乘运算迭代次数减少近一半。在该模乘模块基础上设计高速RSA加密处理器,采用进位保留形式的全并行模幂运算流程,避免长进位链和中间结果转换的问题。结果表明,该设计同时适应FPGA和ASIC实现,完成一次标准1 024位RSA加密运算仅需9 836个周期,加密速率提高50%以上。

摘要：使用Perl语言,采用面向对象的编程(OOP)方法,讨论了一种Verilog预处理工具的设计.这种设计,使该预处理工具能支持多进程预处理,允许同时处理多个文件,从而提高了预处理的效率.本设计由多个函数构成,并且采用Package形式对预处理工具进行封装,外界环境通过调用Package里面的函数进行预处理,以及间接访问Package的内部数据结构.实验结果表明,该预处理工具能完全实现Verilog预处理的功能,与非OOP设计的预处理工具比较,OOP方法明显提高了预处理工具的效率.

摘要：VXI多用途插板式平台 (VXI Versatile Plug- in,VVP)结构是一种创新的通用 VXI模块结构。该平台的硬件部分为 C尺寸大小的 VXI模块 ,集成了用 FPGA实现的 VXI- VVP接口控制器、功能强大的 DSP、前面板 I/ O装置、电源供给管理电路和其它一些通用的功能电路 ,可同时搭载四个功能贴板。在硬件平台的基础上建构的平台管理软件类似于一个简单的操作系统。在该软硬件平台上设计各种用途的贴板 ,可以方便高效地搭建从高端到低端的各种寄存器基 VXI仪器模块 ,从而有效地简化了 VXI模块的设计。该平台并且具有低成本和高性价比的优点。

摘要：基于自适应块划分尺寸变换(ABT)和8×8整数DCT(IDCT)与量化的实现算法,改进了现有的4×4整数DCT与量化算法。利用两种变换算法可合并性和量化的相似性,设计了可复用ABT和量化器的硬件电路,并使用Verilog语言对该设计进行了超大规模集成电路(VLSI)实现,采用SMIC 0.18μm工艺,综合后的电路关键路径最大延时为11.94 ns,电路面积为1.20 mm2。实验对比结果表明,本设计在基本不增加面积的情况下,使得原来只能处理8×8的IDCT和量化器也能处理4×4 IDCT与量化,增强了硬件电路的适应性,同时也提高了系统的灵活性。

摘要：本文介绍了VXI总线C尺寸多通道同步数采模块的硬件、软件设计方法和虚拟仪器的构建。该模块建立在VXI多用途插板式硬件平台结构基础上 ,内部集成了DSP芯片进行实时数字信号处理。使用FPGA和CPLD实现数字集成。软件采用了虚拟内存技术和主机下载程序技术 ,利用上位机灵活有效地扩展了系统内存。

摘要：Wu-Manber算法是一种基于后缀搜索的多模式匹配算法,该算法采用查表的方法,通过跳跃不可能匹配的字符来加速匹配,W-M算法对最短模式长度敏感,最短模式长度决定了它可以跳过的字符的最大距离。针对W-M算法的不足之处,提出了一个改进方法:新增了一个模式串末字符表,取得了比原算法更少的hash计算次数和更大的字符跳跃距离,从而加快了整个匹配过程的速度。最后,进行了设定模式串的最短长度和搜索文本长度的对比实验。实验结果显示,改进后的算法搜索效率明显高于原算法,特别是在模式串长度很短的情况下,效率提高非常明显。

摘要：　IP集成已经成为SOC的主要设计方法,但是IP间的不兼容性和冲突带来了SOC设计的大量问题。文章给出了一种基于IP总线的SOC标准架构,并在这一架构上建立了系统验证环境。该验证环境利用现有的EDA工具,并建立在广泛使用的IP重用规范之上,因此具有很强的可移植性。同时,该环境使激励文件也能与IP一起被SOC设计重用,大大减轻了系统验证的工作。该环境适用于SOC设计的各个阶段,并且具有软硬件协同仿真的能力。