摘要：忆阻器是一种非易失性存储器件,目前主要有两种方法用忆阻器实现通用计算:通过忆阻器交叉开关阵列支持神经网络来逼近任意函数;用忆阻器构造基础的门电路,再进一步实现任意Boole逻辑计算。前者存在误差难以控制的问题,后者相比传统数字电路优势不显著。该文设计了一种针对忆阻器的通用近似计算范式,基于忆阻器的硬件架构通用现场可编程突触阵列(GP-FPSA),结合了两种方法的优点来实现基于忆阻器的高效且误差可控的通用近似计算。在具体设计上,充分考虑了神经网络近似能力的限制,通过万能近似器来解决直接训练神经网络误差过大且不可控的问题,并结合控制流实现了复杂函数的拆分,降低近似构造的开销,最后通过基于忆阻器的架构设计,使得通用计算能力大幅提升。

摘要：Internet的飞速发展对于存储系统的可扩展性提出了很高的要求 ,也带来了由数据模型与存储模型的不一致问题引起的服务器性能瓶颈现象 .针对这些情况 ,本文提出了网络对象附属存储设备 (NAOSD)的概念 ,其利用设备处理器的能力直接支持结构化数据存储 .这一设计减少了存储系统中数据服务器的负载 ,增加了系统吞吐量 .同时 ,研究了该设备原型在集群环境中的应用 ,提出了数据 /元数据统一存储与查询式数据定位机制 .分析表明 ,这些机制能够较显著地提高系统扩展性———数据访问时间随系统规模的扩大呈对数增长 ,优于传统的映射定位机制 .我们已经模拟实现了NAOSD 。

摘要：长短期记忆(long short-term memory,LSTM)网络是一种循环神经网络,其擅长处理和预测时间序列中间隔和延迟较长的事件,多用于语音识别、机器翻译等领域.然而受限于内存带宽的限制,现今的多数神经网络加速器件的计算模式并不能高效处理长短期记忆网络计算;而阻变存储器交叉开关结构能够以存内计算形式完成高效、高密度的向量矩阵乘运算,从而成为一种高效处理长短期记忆网络的极具潜力的加速器设计模式.研究了面向阻变存储器的长短期记忆神经网络加速器模拟工具以及相应的神经网络训练算法.该模拟工具能够以时钟驱动的形式模拟设计者提出的以阻变存储器交叉开关结构为核心加速部件的长短期记忆加速器微体系结构,从而进行设计空间探索;同时改进了神经网络训练算法以适应阻变存储器特性.这一模拟工具基于System-C实现,且对于核心计算部分实现了图形处理器加速,可以提高阻变存储器器件的仿真速度,为探索设计空间提供便利.

摘要：类脑计算是一个涉及到多领域、多学科的新兴领域,对计算神经科学、人工智能和新型体系结构设计都具有重要的支持和启发意义.但是类脑计算系统领域发展所面临的重要问题之一是软硬件紧耦合.近期的一项研究提出了神经形态完备性的概念,为实现类脑计算系统领域的软硬件解耦合提供了理论支持,并作为样例研究提出了对应的系统层次结构设计.作为这一工作的后续,首先对神经形态完备性和类脑计算层次结构中部分关键的概念进行了阐述与讨论,之后进一步提出了在这一概念和体系结构设计下,实现支持软硬件解耦合的类脑计算硬件设计方法的构想,即由执行原语集合设计以及硬件实现方法设计组成的迭代调整的设计流程.最后,展示了正在进行的基于FPGA的相应评估平台工作.这一硬件设计方法有助于实现神经形态完备的高效原语集合和芯片设计,从而有利于实现类脑计算系统领域的软硬件解耦合.

摘要：为了保证大规模集群系统的可靠性和可用性,设计并实现了一个面向集群消息传递并行程序的容错系统。该系统采用检查点设置与卷回恢复技术,提出了基于内存排除的退出重进入并行环境策略,实现了对用户程序完全透明的容错功能、进程迁移以及系统自动重构。实验结果表明:检查点设置和系统恢复开销小于10%,符合大规模并行程序容错功能的要求。该系统提高了集群系统的可靠性和可用性,其设计结构和实现方法可以方便地移植到其他消息传递系统。

摘要：为实现开源的基于内容存储系统及性能优化,以应对固定内容数据存储的急速增长而带来的对这种存储系统结构的广泛需求,该文设计并实现了清华大学的基于内容存储(THCAS)系统,并对系统性能进行了分析和评价,在此基础上,提出了多线程Hash和存储流水线2种基于内容存储的优化方法。在正常操作系统I/O Buffer和去掉异步I/O 2种情况下,将优化后的系统与原系统的写数据吞吐率和CPU使用率进行测试比较,优化后系统在2种情况下均提升了原系统的写数据性能,多线程Hash提高了150%,而存储流水线提高了25%。

摘要：我国气象局研究开发的数值天气预报系统GRAPES作为典型的高性能计算应用,在人民日常生活中有着极其重要的作用,如何提高GRAPES系统性能并控制其功耗以支持因增加系统分辨率而急剧增加的运算量是一个重大课题.该文使用软硬结合的多种方法对GRAPES系统的核心代码进行优化.采用线性阵列流水处理器LAPP实现循环级并行;采用循环切分、数据预取、缓存分区、多路预取等方法来进行加速;采用电源门控等低功耗技术来降低功耗.实验结果表明,优化后的GRAPES核心模块运行时平均IPC可以达到11.3,是面积相同的通用多核处理器的2.3倍;低功耗技术使其功耗仅为通用多核处理器的12%;同时优化后的LAPP集群性能功耗比可以达到相同计算能力Intel Xeon集群的11.7倍.

摘要：视频解码应用对硬件要求很高,随着多核处理器的普及,把解码应用在多核环境下并行以提高性能成为了一种有效的方式。文章根据H.264视频压缩标准的算法特点,分析了宏块间的数据依赖关系,设计并行流程,实现了宏块组级别的并行解码。实验结果表明,并行解码在多处理器环境下显著的提高了H.264解码性能。

摘要：针对嵌入式应用中的固定设备,在体系结构上加以扩展,提出一种基于C/S计算模式的可扩展嵌入式系统。给出了系统的模型,并描述如何利用基于USB的TCP/IP网络作为系统的通讯支持。利用PC机和PDA对C/S架构的嵌入式系统模型进行模拟,在模拟中改进了数据传输方式。最后总结了C/S架构嵌入式系统的特点。

摘要：片上系统本身的异构性和并发性导致了对系统进行统一建模的困难,从而阻碍了设计效率的提高。对现有系统级方法的分析表明:这类方法不能对不同设计之间更加细节的共同特性进行抽象,限制了复用的范围,不能带来设计效率的进一步提高。因此,通过对面向对象设计、软件工程、形式化语义和系统级EDA这4种基于组件方法描述模型及其对复用影响的讨论,确定了系统的刻画特征,采用这些特征来描述片上系统将带来设计效率的提高。